عنوان پایان‌نامه
بررسی و بهبود عملکرد روشهای انتقال اطلاعات و دست دهی در سیستمهای غیر همگام کلی و همگام محلی با رویکرد افزایش توان عملیاتی
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 45424;کتابخانه دانشکده برق و کامپیوتر شماره ثبت: E1750
- تاریخ دفاع
- ۲۲ تیر ۱۳۸۹
- دانشجو
- محمدعلی رحیمیان
- استاد راهنما
- سیامک محمدی
- چکیده
- با پیشرفت تکنولوژی ساخت و کوچک‌تر شدن ابعاد ترانزیستورها، حرکت به سمت طراحی سامانه‌های پالس‌ساعت چندگانه به‌خصوص سامانه‌های ناهمگام کلی و همگام محلی ، امری اجتناب‌ناپذیر به نظر می‌رسد. مسأله‌ی همگام‌سازی اطلاعات بین واحدهای با پالس ساعت متفاوت ـ که به عنوان ناپایداری معروف است ـ مهم‌ترین مشکل در این‌گونه سامانه‌ها به شمار می‌آید که باید حتماً توسط طراحان مورد بررسی قرار گیرد. این مشکل تأثیر منفی قابل توجهی روی توان عملیاتی این‌گونه سامانه‌ها خواهد گذاشت. همین مسأله باعث شده ارتباطات در سطح تراشه به عنوان گلوگاه اصلی در سامانه‌های ناهمگام کلی و همگام محلی مطرح شود. در این پایان‌نامه، پس از بررسی تحقیقات موجود در زمینه‌ی سامانه‌های GALS، ابتدا مدل‌سازی، طراحی و پیاده‌سازی یک صف که حوزه‌ی زمانی نوشتن و خواندن آن با هم متفاوت هستند ارائه شده است؛ سپس از صف ارائه شده در طراحی یک کانال ارتباطی برای ارتباط بین واحدهای عملیاتی همگام استفاده شد. در نهایت کانال ارتباطی ارائه شده را به نحوی تعمیم دادیم که برای ارتباط بین فرستنده و گیرنده‌های ناهمگام هم مانند فرستنده و گیرنده‌های همگام قابل استفاده باشد. یکی از مزایای روش ارائه شده این است که بدون اضافه کردن سربار تأخیر ـ که منجر به کاهش توان عملیاتی می‌شود ـ از بروز مسأله‌ی ناپایداری جلوگیری می‌کند. به علاوه یک طراحی واحد برای ارتباط بین انواع مختلف فرستنده و گیرنده (ناهمگام و همگام) ارائه شده که می‌تواند به عنوان کانال ارتباطی عمومی برای سامانه‌های مرکب از واحدهای عملیاتی همگام و ناهمگام، با پالس ساعت‌های متفاوت استفاده شود و طراح را از استفاده از کانال‌های متعدد با روشهای گوناگون بی‌نیاز می‌کند. شرایط و نتایج شبیه‌سازی برای صف و کانال‌های ارتباطی طراحی شده نیز به نمایش در آمده‌اند.
- Abstract
- With new progresses in fabrication process and transistor scaling, immigrating to design of mixed-clock systems, especially globally asynchronous locally synchronous systems is unavoidable. Synchronization issues such as metastability in multi-clock domain systems have become a big problem, reducing data transmission throughput between domains; therefore on-chip communications are the main bottleneck of the performance in GALS systems. In this thesis, we investigated the researches in this area; then the modeling, design and implementation of a novel mixed-clock FIFO is presented. The proposed FIFO is used in a new communication channel which can be used between synchronous transceivers. Finally we universalized the proposed channel to be able to use between asynchronous transceivers as well as synchronous ones. The main advantage of this work is that we eliminated the probability of metastability with no overhead on performance. In addition three communication channels - which form a universal channel - is presented that can be used as the main communication channel in mixed-clock systems either with asynchronous modules. Simulation results of proposed FIFO and channels are given too.
