عنوان پایان‌نامه
روشهای تست و عیب یابی گیت های آرایه ای برنامه پذیر در محل (FPGAs)
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 45053;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 1730
- تاریخ دفاع
- ۱۵ اسفند ۱۳۸۸
- دانشجو
- نگار اسماعیلی فلاح
- استاد راهنما
- زین العابدین نوابی شیرازی, سیدامید فاطمی
- چکیده
- گیت¬های آرایه¬ای برنامه¬پذیر در¬محل افزاره هایی هستند که می توانند برای پیاده سازی طراحی های مدارهای دیجیتال به کار گرفته شوند. افزایش اندازه، پیچیدگی، انعطاف¬پذیری و سرعت آنها سبب می شود که همانند سایر مدارات نیز احتمال خرابی آنها افزایش یابد. نکته متفاوت درباره FPGAها این است که با وجود خطاهایی در آن، بخش های سالم و بدون خطا همچنان می توانند مورد استفاده قرار بگیرند. پس از تست، خطاهای موجود در یک FPGA تشخیص داده می¬شوند و از بخش های سالم FPGA مجزا می¬گردند. خود آزمونی توکار یا BIST راه حل و به عبارتی روش تستی است که افزاره را قادر می سازد بدون نیاز به هر گونه تجهیزات خارجی برای تست، خود را تست کند. ویژگی برنامه پذیری مجدد در FPGA ها به کارگیری روش BIST را برای تست FPGAها آسان می گرداند؛ زیرا باعث حذف سربار سطح مربوط به سخت افزار تست می¬گردد. در این پایان نامه کارشناسی ارشد دو روش جدید BIST برای تشخیص خرابی در منابع منطقی و مسیریابی (هم محلی و هم سراسری) FPGAها ارائه شده است. هدف اصلی این دو BIST، تشخیص هر چه دقیق تر محل خرابی است. هدف دیگر کاهش زمان تست و افزایش تنوع خطاها می¬باشد. کار ارائه داده شده در این پایان نامه شامل تکنیک هایی برای تست FPGA است. در اینجا از یک مدل FPGA در سطح گیت، به عنوان مدل شبیه سازی برای اعمال و ارزیابی روشهای تست FPGA، استفاده می¬شود. این مدل های شبیه سازی بر اساس معماری خانواده Xilinx Virtex با زبان توصیف سخت افزار Verilog توصیف شده اند و شامل منابع منطقی و مسیریابی است. همه شبیه سازی ها در محیط ModelSim انجام شده است.
- Abstract
- Field Programmable Gate Arrays (FPGAs) are programmable logic devices that can be used to implement digital circuit designs. With the increase in size, complexity, flexibility, and speed like other circuits, FPGAs have become very vulnerable to faults. What is different in FPGAs is that in spite of faults in parts of the chip, the non-faulty parts of it can still be used. After some tests, faults in an FPGA are detected and isolated from the good portions of the FPGA. Built-In Self-Test (BIST) is a testing approach that enables the device to test itself without any external test equipment. The re-programmability feature of the FPGAs makes BIST a very attractive approach for testing FPGAs because it eliminates the area overhead associated with test hardware. This Master’s thesis presents two new BIST methods for detection of faults in logic and routing (both local and global) resources of the FPGAs. The main purpose of these BISTs is accurate detection of faults in all parts of the network. The second aim is minimizing the test time. The work presented in this thesis presents several techniques for FPGA testing. We use a gate-level FPGA model as a simulation model for exercising and evaluating our FPGA test methods. The simulation model includes logic elements and routing resources. These models are based on the Xilinx Virtex FPGA architecture by Verilog HDL. The simulations have been done in ModelSim environment, which is part of Xilinx design suite.
