عنوان پایان‌نامه
بررسی وبهبود مدارات باتوان بسیارکمدرتکنولوزیهای CM
- رشته تحصیلی
- مهندسی برق-الکترونیک
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 35803
- تاریخ دفاع
- ۱۵ مهر ۱۳۸۶
- دانشجو
- وحید معلمی
- استاد راهنما
- علی افضلی کوشا, سیدشمس ا لدین مهاجرزاده
- چکیده
- مدارهای دیجیتال زیر آستانه، یک انتخاب مناسب برای کاربردهایی می باشند که نیازمند کمترین توان مصرفی ممکن، صرفنظر از مقدار سرعت عملکرد مدار می باشند. این دسته از مدارها در سالهای اخیر مورد توجه بیشتری قرار گرفته اند. در این تحقیق اصول کلی عملکرد مدارهای زیر آستانه و همچنین پایداری آنها نسبت به تغییرات دما و و تغییرات تکنولوژی بررسی می شود. در ادامه دو منطق ترانزیستور عبوری زیر آستانه و ترانزیستور عبوری زیر آستانه با ولتاژ آستانه پویا معرفی شده و با یکدیگر در دو تکنولوژی 65 nm و 90 nm از جهت پارامترهای مختلف مقایسه می شوند. سپس بلوکهای تشکیل دهنده یک سلول تمام جمع کننده تک بیتی معرفی شده و مدارهای مختلفی برای هر بلوک ارائه شده و عملکرد آنها در ناحیه زیر آستانه مورد بررسی قرار می گیرد. از ترکیب ساختارهای مختلف این بلوکها تعداد 12 سلول تمام جمع کننده تک بیتی حاصل می شود که بهمراه جمع کننده های CMOS و TGA در ناحیه زیر آستانه و در دو تکنولوژی 65 nm و 90 nm شبیه سازی شده و مورد بررسی قرار می گیرند. همچنین اثر تغییر اندازه ترانزیستورها در سلولهای تمام جمع کننده تک بیتی زیر آستانه بررسی می شود.
- Abstract
- Digital subthreshold logic circuits can be used for applications in the ultra low power end of the design spectrum, where performance is of secondary importance. Such applications range from various medical applications, such as pace-maker and hearing aids to the emerging wearable wrist-watch computers. In this thesis, firstly we compare two methods for stabilization of subthreshold circuits: Vt-Sub-CMOS logics and DTMOS logics. Secondly, we investigate subthreshold pass transistor logics (sub-PT) for ultra low power applications. Also we introduce subthreshold dynamic threshold pass transistor logic (sub-DTPT) that has less sensitivity to temperature and process variations in compare with sub-PT logic in both 65 nm and 90 nm technologies. Then, fourteen different 1-bit full adder cells are analyzed by decomposing them into three smaller blocks. The study includes power, delay and power delay product as functions of supply voltage, frequency, size and technology. We see that the best circuit in the subthreshold region may differ from the normal strong inversion one. Also we see that operating with minimum sized transistors is then best option when we want to have ultra low power consumption.
