عنوان پایان‌نامه
طراحی سیستمهای دیجیتال به کمک مونیتورها
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 35198;کتابخانه دانشکده برق و کامپیوتر شماره ثبت: E 1285
- تاریخ دفاع
- ۰۲ مرداد ۱۳۸۶
- دانشجو
- محمد ریاضتی
- استاد راهنما
- زین العابدین نوابی شیرازی, سیامک محمدی
- چکیده
- امروزه استفاده از ادعا ها به عنوان یک روش مناسب برای استفاده در مرحله عیب یابی و سنجش درستی طراحی های دیجیتال توجه زیادی را به خود جلب کرده است. ادعا ها به صورت توصیف های ساده یا پیچیده از مشخصات یک بخش از طراحی به آن اضافه می شوند. ابزار های شبیه سازی صحت این مشخصات را در زمان شبیه سازی بررسی می کنند و در صورت وقوع رفتارهای ناسازگار بین مشخصات و مدل طراحی شده، آنها را گزارش می کنند. یکی از روشهایی که در عیب یابی مدارات دیجیتال مورد استفاده قرار می گیرد و سرعت بسیار بالاتری نسبت به شبیه سازی نرم افزاری دارد شبیه سازی سخت افزاری است که در آن به جای شبیه سازی مدل طراحی، آن را بر روی یک تراشه قابل برنامه ریزی سنتز می کنند و داده ها را به سخت افزار واقعی اعمال می کنند. از آنجا که ادعا ها معمولا برای استفاده در شبیه سازی نرم افزاری طراحی شده اند، متاسفانه معمولا قابل سنتز نبوده و قابل استفاده در شبیه سازی سخت افزاری نیستند. در این پایان نامه روشهایی برای سنتز بهینه ادعا ها پیشنهاد می شود تا به کمک آنها بتوان از ادعا ها در شبیه سازی سخت افزاری استفاده نمود. همچنین روشی برای سنتز محیطهای آزمون پیشنهاد می شود. به کمک این دو روش می توان تمام قسمتهای لازم برای شبیه سازی و عیب یابی مدار دیجیتال را به سخت افزار منتقل کرد.
- Abstract
- Assertion based verification (ABV) has become an important method in verification and validation of complex digital systems. Assertions are descriptions of the design properties. During the simulation, they investigate the design behaviors and report the violations. One of the methods used in design validation is Hardware Accelerated Simulation which has a respectively higher speed than software based simulations. In this method, the design is synthesized to a programmable logic device and the stimulus is applied to this real hardware device. As assertions are mostly used in software based simulation, they are not originally synthesizable. Therefore, it is not possible to use them directly in Hardware Accelerated Simulation. In this work, several methods are proposed to synthesize the assertions in an efficient manner. Also a method is proposed to synthesize an existing non-synthesizable testbench. Using these methods, the designer will be able to synthesize the testbench, assertions and the design to a programmable device. This will enable the designer to fully accelerate the simulation hence the verification.
