عنوان پایان‌نامه
بررسی آلگوریتمهای کد کننده صحبت وپیاده سازی بهینه
- رشته تحصیلی
- مهندسی برق-الکترونیک
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 35896
- تاریخ دفاع
- ۱۳ آبان ۱۳۸۶
- دانشجو
- سارا نجف زاده
- استاد راهنما
- بهجت فروزنده
- چکیده
- در سالهای اخیر، سیستمها و سرویسهای دیجیتالی مثل تلفن اینترنتی و ارسال صوت از طریق اینترنت (یا به طور کلی VoIP)، تلفن تصویری، سیتمهای ماهواره ای دیجیتال و سیستمهای ضبط صوت دیجیتال رشد چشمگیری داشته اند. در این سیستمها سیگنال صحبت قبل از فرستادن یا ذخیره شدن فشرده می گردد. فشرده سازی یا کد کردن سیگنال صحبت به وسیله کدکننده های صوت انجام می شود به گونه ای که نرخ بیت مصرفی تا حد ممکن پایین باشد و در عین حال کیفیت خروجی حفظ شود. به طور کلی فشرده سازی سیگنال صحبت به وسیله یک الگوریتم که مجموعه ای از عملیات مختلف است، انجام می شود. یکی از بهترین الگوریتمهای کدکننده صحبت، الگوریتم CS-ACELP با نرخ بیت 8 Kbps است که برای اولین بار در سال 1996 در توصیه نامه ITU-T G.729 به صورت استاندارد در آمد. در این الگوریتم ورودیها از نوع PCM خطی 16 بیتی هستند و به ازای هر 16 بیت ورودی یک بیت خروجی تولید می شود. در این پایان نامه الگوریتم CS-ACELP مورد بررسی قرار گرفته است. در ابتدا نتایج حاصل از مدلسازی و شبیه سازی استاندارد G.729 با استفاده از نرم افزار MATLAB ارایه شده است. سپس پیاده سازی بلادرنگ این الگوریتم بر روی پردازنده TMS320C6205 با کمک یک سری روشهای بهینه سازی انجام گردیده است. در انتها، پیاده سازی توأمان سخت افزاری-نرم افزاری کدکننده صحبت CS-ACELP با استفاده از Virtex-II ProTM FPGA بررسی شده است. تفکیک بین سخت افزار و نرم افزار بر اساس ایده موازی سازی بلوکهای مختلف استاندارد G.729، دسترسی سریعتر سخت افزار به حافظه و همچنین سرعت اجرای بالاتر سخت افزار نسبت به نرم افزار انجام گرفته است. نتایج به دست آمده نشان می دهند که طرح ارایه شده باعث کاهش زمان اجرای الگوریتم می شود و می تواند برای پیاده سازی چند کاناله استاندارد G.729 مفید باشد. همچنین نتایج به دست آمده می تواند برای پیاده سازی سایر الگوریتمهای مشابه به کار گرفته شود.
- Abstract
- During the last several years, there has been a dramatic growth of digital services, such as Voice over IP (VoIP), Videophones, Digital Satellite System and digital voice storage systems. Such services require the use of high-quality low bit-rate voice coders to efficiently code the speech signal before transmission or storage. In general, Speech coding is performed using numerous operations specified as an algorithm. One of the best speech coding algorithms is 8 Kbps CS-ACELP which has been used in ITU-T recommendation G.729. This standard has been ratified in1996. The CS-ACELP algorithm works with a 16 bit linear PCM inputs and for each 16 bits in the input, one bit is transmitted through the output. In this thesis report, we present the aspect of CS-ACELP coding scheme. Then this algorithm has been modeled and simulated using MATLAB and the results are reported. The real time DSP implementation of CS-ACELP algorithm on TMS320C6205 with optimization techniques is described. At the end of the thesis a hardware-software Co-design implementation of the voice encoder on Virtex-II ProTM FPGA is investigated. This design is based on idea of parallelism and fast access to data memory using hardware. The results of experiment show that co-design implantation can reduce the execution time of algorithm and make it possible to multi-channel implementation of it. The obtained results are applicable to other speech coding algorithms, too.
