عنوان پایان‌نامه
بررسی و بهبود روشهای مدیریت توان پویا با کمک تغییر ولتاژ و فرکانس برای مدارات دیجیتال در فناوری نانو
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 38295;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 1466
- تاریخ دفاع
- ۲۹ خرداد ۱۳۸۷
- دانشجو
- مهرزاد صمدی ارخش بهار
- استاد راهنما
- علی افضلی کوشا
- چکیده
- چکیده با پیشرفت تکنولوژی و افزایش تعداد ترانزیستورها در واحد سطح، افزایش توان مصرفی یکی از مهمترین محدودیتها برای طراحی پردازنده بشمار می¬رود. یکی از روشهای کم کردن توان مصرفی در سطح سیستم مدیریت پویای توان است. این روش با خاموش کردن قسمت¬هایی از سیستم که تا مدتی بعد لازم نیست فعال باشند سعی در کم کردن توان مصرفی دارد. روش دیگری که بسیار مورد استفاده قرار می¬گیرد روش مدیریت پویای فرکانس و ولتاژ است. در این روش بسته به حجم کار سیستم، فرکانس و ولتاژ طوری تغییر داده می¬شود که بدون تغییر مدت زمان انجام کار، مصرف توان پایین بیاید. در این پایان نامه دو روش جدید برای مدیریت پویای توان ارائه شده است که در روش اول مدیریت سیستم با توجه به خواسته¬های کاربر به گونه¬ای انجام می¬پذیرد که ضمن پایین آمدن توان مصرفی، کلیه وظایف سیستم در زمان مورد نظر پایان یابد. روش دیگری که ارائه شده است روشی برای پیش¬بینی بار کاری پردازنده است تا با توجه به آن مدیریت پویای توان بتواند مصرف توان را کاهش دهد. روش دیگری نیز برای مدیریت پویای فرکانس و ولتاژ ارائه شده است که نسبت به روشهای قبلی بار کاری سیستم را بسیار بهتر رهگیری می¬کند. در بخش دیگری از این پایان¬نامه با بررسی نقش وسایل جانبی پردازنده در مصرف توان کل سیستم، راه حلی برای استفاده مناسب از اثرات وسایل جانبی برای کم کردن مصرف توان ارائه شده است. همچنین نقش روشهای کم کردن مصرف توان در ایجاد خطا در عملکرد پردازنده بررسی شده است. همچنین روش دیگری برای کاهش مصرف توان ارائه شده است که علاوه بر کاهش توان مصرفی، نرخ خطاهای پردازشگر را در حین اجرا کم می ¬کند
- Abstract
- 9 Abstract All designers of circuits and electronic systems desire to gain the most efficiency with the least use of energy. Power management is much considered because of the growth of more complicated and portable systems. Size of elements like transistors are becoming smaller and smaller for we don’t want to have large circuits for complicated systems with lots of operations needed by users. Large circuits increase the temperature that would damage the device and needs cooling structure. Cooling procedure expenses depends on the amount of temperature. Hence, reducing the temperature of device is the particular reason of developing power management algorithms. Battery life times in portable systems can be prolonged using dynamic power management (DPM) systems. Dynamic power management (DPM) uses the runtime behavior to reduce power when systems are serving light workloads or are idle. The DPM system can be considered as a policy for selective shutdown, slowdown, or taking to other lower power states of the system components that are idle or underutilized. The policy should be determined in order to minimize the power consumption under a given performance constraint. In this thesis, two methods presented for dynamic power management. In the first one, system management runs in a way that besides lowering the power, all its duties will be finished in desired time. The second one predicts the workload of the processor for reducing the power consumption. Another method for dynamic voltage frequency management presented, tracks the workload of the system much better. In another section, considering peripheral devices effect, a method proposed which reduces the whole system power consumption. Also, the role of reducing power consumption methods in resulting errors in processor operation is discussed. The other method presented here, reduces processor error rate during performance while reducing power consumption
