عنوان پایان‌نامه
استخراج پارامترهای فیزیکی برای طراحی سطح سیستمی
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 43995;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 1691
- تاریخ دفاع
- ۲۷ بهمن ۱۳۸۸
- دانشجو
- نجمه فرجی پور قهرود
- استاد راهنما
- زین العابدین نوابی شیرازی
- چکیده
- چکیده: امروزه گرچه روند طراحی سیستمهای دیجیتال رو به سوی سطوح انتزاعی بالاتری چون سطح سیستم و استفاده از روش مدلسازی در سطح تراکنش گذارده است، اما ملاحظات و مسائل مربوط به محدودیتهای طراحی در سطح انتقال ثبات یا سطوح پایینتر باقی مانده است. طراحان نیاز دارند تا اطلاعات مربوط به محدودیتهای طراحی را در سطوح بالای طراحی در اختیار داشته باشند. تا بتوانند تصمیمات طراحی بهینه را اتخاذ نمایند. بنابراین روشهای استخراج اطلاعات مربوط به آنها در سطوح بالای طراحی مورد نیاز هستند. رایجترین عوامل محدود کننده طراحی مساحت تراشه، سرعت، توان مصرفی و آزمون پذیری هستند. از دهه 1980 تا کنون توان مصرفی به عنوان مهمترین عامل محدودکننده طراحی مد نظر قرار گرفته است. بنابراین تصمیم گرفتیم پژوهشی پیرامون توان مصرفی و روشهای استخراج اطلاعات مربوط به آن از طریق تخمین توان مصرفی انجام دهیم. هدف ما ارائه روشی برای تخمین توان مصرفی در سطح تراکنش با دقت بالا و جامعیت بوده است که در عین حال کارایی قابل قبولی نیز داشته باشد. این روش مبتنی بر وظایفی است که هریک از عناصر سیستم بر عهده دارند. بنابراین نام آن را « روش تخمین توان مبتنی بر وظیفه » نهاده ایم. با استفاده از این روش که از ماکرومدلینگ توان استفاده می کند، توانسته ایم به طور متوسط به دقت بیش از 95.5% و کارایی بیش از 26 برابر کارایی تخمینگرهای سطح گیت دست یابیم.
- Abstract
- Abstract Although digital system design has evolved to higher levels of abstraction such as system level and transaction level modeling, many design constraints considerations remain at RT or lower levels of abstractions. Designers need to use information about design constraints at higher levels to take optimum design decisions. Therefore, back annotating as many design constraints as possible to higher levels of design abstraction is necessary. The most common design constraints are die area, speed, power consumption and testability. Since 1980, power consumption has been regarded as one of the the most important design constraints. In this research, we look at power consumption and ways of back annotating it to higher levels through power estimation methods. Our objective was to offer a universal and highly accurate power estimation method at transaction level which has acceptable performance. This method is based on tasks performed by system components because of which, we refer to it as “Task-based Power Estimation Method”. Using this method which utilizes power macro modeling, we achieve an average accuracy of more than 95.5% and an average performance of more than 26 times better than gate level estimators.
