عنوان پایان‌نامه
طراحی و شبیه سازی مداری بلوکهای سازنده ی گیرنده ی بازخوان RFID در باند رادیویی UHF
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2232;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 57801
- تاریخ دفاع
- ۳۱ فروردین ۱۳۹۲
- دانشجو
- مهدیار عزیزی پور
- استاد راهنما
- صمد شیخائی
- چکیده
- امروزه سیستم های RFID به سرعت در حال پیشرفت هستند و انتظار می رود در آینده ای نزدیک جزء اولین الویت های کاربردهای شناسایی خودکار قرار گیرند. با کاهش هزینه ساخت برچسب های RFID، آنها جایگزین برچسب‌های میله‌ای خواهند شد و در زمینه های مختلفی از جمله مدیریت خطوط تولید، فروش، توزیع و ... مورد استفاده قرار خواهند گرفت. از آنجا که در باز خوان های RFID قابل حمل، به منظور کاهش حجم فیزیکی و هزینه تمام شده بازخوان از یک آنتن مشترک بین فرستنده و گیرنده استفاده می شود، مقداری از سیگنال فرستنده به بخش گیرنده نشت کرده و باعث اشباع گیرنده و عدم کارکرد صحیح آن می گردد. بنابراین می بایست با به کارگیری روش هایی میزان خطسانی گیرنده را افزایش داد تا قابلیت تحمل سیگنال های نشتی قوی تری را داشته باشد، چرا که برد موثر بازخوان متناسب با توان فرستنده آن می باشد. همچنین در یک گیرنده بیسیم در صورتی که نوسان ساز محلی از نویز فاز مناسبی برخوردار نباشد، سیگنال های موجود در سایر کانال ها به سیگنال کانال مطلوب افزوده شده و باعث کاهش SNR و افزایش خطا می گردد. لذا می بایست تا حد امکان نویز فاز نوسان ساز محلی را نیز کاهش داد. در این پایان نامه پس از آشنایی با RFID وکاربردهای آن، روش های متعددی جهت افزایش خطسانی تقویت کننده کم نویز مورد بررسی و تحلیل قرار گرفته است، سپس با انتخاب روش Post-Distortion و ساختاری متناسب جهت پیاده سازی این تکنیک خطی سازی، میزان خطسانی تقویت کننده کم نویز را به طور قابل قبولی افزایش داده ایم. در ادامه یک ساختار جدید از نوسان کننده تربیعی بر پایه روش سوپر هارمونیک ارائه گردیده است تا با استفاده از تکنیک های مختلفی از جمله current-reuse و مقاومت منفی، به ترتیب میزان توان مصرفی و نویز فاز نوسان کننده کاهش یابد. نوسانگر تربیعی پیشنهادی از یک نوسانگر در فرکانس 2?0 و دو نوسانگر در فرکانس ?0 تشکیل شده است که با تزریق سیگنال های تفاضلی نوسانگر دو برابر فرکانس به سورس ترانزیستور های دو نوسانگر دیگر، به تولید سیگنال های تربیعی می پردازد. استفاده از تکنیک سوپر هارمونیک بدین شکل، باعث کاهش احتمال اثر injection-pulling ناشی از سیگنال های پرتوان تقویت کننده توان می گردد. این نوسانگر برای کار در بازه فرکانسی MHz 960-860 و در تکنولوژی µm CMOS 18/0 طراحی و شبیه سازی گردیده است. این نوسانگر تربیعی، توان مصرفی mW 35/13 از منبع ولتاژ 8/1 ولت دریافت می کند. نویزفاز شبیه سازی شده این نوسانگر نیز dBc/Hz 6/144- در آفست فرکانسی MHz 1 می باشد. در پایان نیز چند ساختار متداول از نوسان کننده های تربیعی شبیه سازی شده و نتایج حاصل از آن با نتایج شبیه سازی به دست آمده از نوسان کننده پیشنهادی مقایسه گردیده است.
- Abstract
- Radio frequency identification (RFID) applications are growing rapidly and expected to be the most promising choice for automatic identification. With the manufacturing cost reduction of passive RFID tags, RFID may replace the barcode and find applications in supply chain management, purchasing, distribution industries and so on. In a portable RFID reader, to reduce the physical size and production cost, a single antenna is shared between transmitter and receiver, which may cause the receiver circuits go into saturation, and its sensitivity is degraded. Therefore, the linearity of the receiver should be increased using some circuit techqniues, in order to increasing its tolerance to power leakage from the transmitter. Moreover, the phase noise generated from the QVCO would significantly increase the RX noise floor and thus degrade its sensitivity, and therefore, should be kept as low as possible. In this thesis, RFID systems and their applications are introduced at first. Then, some linearization techniques are investigated to determine which one is more useful for linearization of RFID LNAs. Finally, the Post-Distortion technique was chosen to increase the linearity of a proper LNA topology, folded cascade. Moreover a low phase noise QVCO is proposed, which uses superharmonic injection method and current re-use technique to reduce phase noise and power consumption. The LC tank circuit quality factor is improved by using a negative resistance. PMOS transistors have also been used instead of NMOS transistors. As a result of these modifications, further phase noise reduction is achieved. The QVCO consists of a VCO operating at 2?0 (twice the operating frequency) injecting its output signal into the common source nodes of two other oscillators operating at ?0. Using this superharmonic injection technique, in addition to phase noise reduction, the chance of injection pulling caused by powerful PA signals is reduced. The circuit is designed for the 860~960MHz range and simulated in a standard 0.18µm CMOS technology with a 1.8V power supply. Simulation results show a phase noise of -144.6dBc/Hz at 1MHz offset frequency, while consuming 13.35mW power. The proposed circuit is compared with several re-simulated previously published work. The comparison shows a reduction of at least 11dB in phase noise compared to others, while consuming the same amount of power.
