عنوان پایان‌نامه
طراحی و شبیه سازی سنتزکننده ی فرکانسی برای استفاده در سیستم های MB-OFDM UWB در Mode-۱
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2472;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 63696
- تاریخ دفاع
- ۲۵ شهریور ۱۳۹۲
- دانشجو
- علی احمدی کیا
- استاد راهنما
- محمود کمره ای
- چکیده
- اختصاص طیف فرکانسی در بازه GHz 6/10-1/3 به استاندارد UWB، مسیر را برای ارسال و دریافت اطلاعات با نرخ داده بالا فراهم نموده است. طراحی سنتز کننده فرکانسی در این سیستم ها با چالش هایی مانند فرکانس بالا، عملکرد در پهنای باند زیاد و محدودیت شدید در زمان مجاز برای تغییر فرکانس و پایداری در آن و نیز عملکرد همزمان با برخی استانداردهای بیسیم دیگر مواجه است. در این پایان نامه به طراحی و شبیه سازی یک سنتز کننده فرکانسی مجتمع در تکنولوژی CMOS برای استاندارد MB-OFDM UWB در Mode-1 پرداخته شده است. مشخصه متمایزکننده سنتزکننده فرکانسی در این استاندارد با سایر استانداردهای بیسیم، زمان بسیار کم مجاز، کمتر از 5/9 نانوثانیه، برای تغییر فرکانس و پایداری در فرکانس جدید است. بر این اساس، در این پروژه تولید فرکانس های لازم بر اساس روش قفل تزریق در نوسان سازهای LC صورت می گیرد. به علاوه برای رفع تأثیر نوسانات ساخت، تغییر دما و ولتاژ از یک PLL نیز در کنار آن بهره گرفته شده است که وظیفه تأمین ولتاژ کنترل VCO تحت تزریق را بر عهده دارد و در نتیجه قابلیت اطمینان مدار طراحی شده تحت شرایط مختلف بالاتر خواهد بود. بلوک های مختلف در سطح ترانزیستور و در تکنولوژی ?m 18/0 طراحی و در نهایت سیستم کامل شبیه سازی شده است. نتایج شبیه سازی نشان می دهد زمان نشست فرکانسی کمتر از سه نانوثانیه است و نویز فاز dBc/Hz 6/119- در آفست فرکانسی یک مگاهرتز قابل دستیابی است. همچنین میزان حذف فرکانس ناخواسته در بازه dB 37-32 قرار دارد و سنتزکننده فرکانسی در مجموع توانی معادل mW 4/41 را از منبع ولتاژ 8/1 ولت مصرف می نماید. واژگان کلیدی: طراحی مدارهای مجتمع CMOS، سنتزکننده فرکانسی، قفل تزریق، حلقه قفل فاز (PLL)، نوسان ساز
- Abstract
- Ultra-wide band (UWB) system is a breakthrough in wireless communication, as it provides data rate one order higher than narrow-band ones. The Multi-Band OFDM (MB-OFDM) proposal for UWB divides the spectrum from 3.1 GHz to 10.6 GHz into 14 different sub-bands each with a bandwith of 528 MHz. Frequency hopping time between each sub-band in a group must be below than 9.5 ns. Frequency synthesis in these communication systems involves great challenges such as high frequency and wideband operation in addition to stringent requirement on frequency hopping time and coexistence with other wireless standards. This thesis focuses on the design of CMOS integrated frequency synthesizer for MB-OFDM UWB systems in mode-1. A sub-harmonic injection-locked cross-coupled LC voltage-controlled oscillator is used for generating twice of the desired frequencies. Followed by a CML divide-by-2 circuit, the synthesizer can produce the desired frequencies as well as quadrature phases. But, the locking range of sub-harmonic ILO is very small and the variation of the frequency of the oscillator due to process, voltage and temperature (PVT) variations may cause corruption of the locking. To address this problem a PLL has been used which operates at twice of the center frequency of the second sub-band and exploites a replica of the main VCO. The control voltage of the PLL is employed to control the frequency of the main VCO before injection. The synthesizer is designed in transistor level and simulated in 0.18 ?m CMOS technology. Simulation results indicate lock times of less than 3 ns and a locked phase noise of -119.6 dBc/Hz at 1 MHz offset. The best and worst-case spur suppression achieved are 37 and 32 dB, respectively. The synthesizer consumes 41.4 mW power from a 1.8 v supply.
