عنوان پایان‌نامه
افزایش قابلیت اطمینان پردازنده ها در فناوری نانو با در نظر گرفتن اثر NBTI
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2742;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 69537
- تاریخ دفاع
- ۱۶ شهریور ۱۳۹۲
- دانشجو
- سیدعلی کاشانی غروی
- استاد راهنما
- علی افضلی کوشا
- چکیده
- با پیشرفت فن آوری ساخت پردازنده ها یا به طور کلی مدارات دیجیتال و کوچک سازی ترانزیستورهای MOSFET، مسائل جدیدی نمایان شده اند که عدم توجه به آنها و ارائه ی راه حل برای مشکلات ناشی از آن ها ما را با پردازنده هایی مواجه می کند که اطمینان پذیری مناسبی ندارند. می توان گفت با کاهش ابعاد ترانزیستورها دو پدیده ی تغییرات ساخت و سالخوردگی جزء مهمترین مسائلی هستند که بروز می کنند. این دو پدیده باعث می شوند که مشخصات کاری ترانزیستورهای یک پردازنده یا مدار دیجیتال که قرار بود کاملا مشابه به هم باشند از لحاظ پارامترهای مختلف با هم متفاوت باشند. این امر سبب می شود که ماجول های یکسان رفتارهای متفاوتی را نسبت به هم بروز دهند. از این رو طراح پردازنده در این تکنولوژی ها باید بر پایه ی عناصری که از لحاظ قابلیت اطمینان و همچنین مشخصات کاری حالت های متفاوتی دارند سیستم مورد نظر را طراحی کنند. در واقع تغییرات ساخت به ما می گوید که مدار ما همان مشخصاتی را نخواهد داشت که ما می-خواهیم و اثر سالخوردگی می گوید که در طول زمان رفتار مدار ما عوض می شود. نتیجه ی این تغییر رفتارها، تغییر در شاخص های مدار مانند توان مصرفی، کارآیی و ... را به دنبال دارد. از این رو ما به دنبال راه کارهایی جهت مقابله با این پدیده ها می گردیم. این راه کارها می توانند در سطوح مختلف (از راه کارهای سطح ساخت تا راه کارهای سطح معماری پردازنده و ...) صورت بگیرد. در این پایان نامه پس از مقدمه در فصل دوم در رابطه با نحوه¬ی مدل سازی تغییرات ساخت و مدل کردن اثر NBTI ، به عنوان یکی از مهمترین عوامل سالخوردگی، بحث و بررسی شده است. در فصل سوم در مورد نحوه طراحی سلول های حافظه ی دسترسی تصادفی SRAM مقاوم در برابر خرابی های ناشی از تغییرات ساخت و اثر NBTI روشی ارائه شده است. این سلول ها یکی از پرکاربردترین عناصر استفاده شده در پردازنده های امروزی می باشند و بهینه سازی آن ها نقش قابل توجهی در کاهش توان مصرفی و یا جلوگیری از خرابی های ناشی از سالخوردگی دارد. در فصل چهارم در مورد تأثیر نحوه ی اختصاص دهی واحد محاسباتی به دستورات در قابلیت اطمینان پذیری پردازنده ها تحت اثر NBTI بحث شده است. در انتها و در فصل پنچم در مورد نتایج به دست آمده و کارهای آتی بحث شده است.
- Abstract
- Due to continuous scaling down of MOSFET transistors new reliability concerns emerged. Among those problems, process variation and NBTI effect have become the most important reliability issues of processors. Because of these issues, devices that must be identical could show different characteristics with respect to each other or what we predicted through simulation. In a situation like this, designers have to design their circuits based on modules that show different characteristics and have reliability after fabrication process and during work load. We can classify these variation into process and temporal variation. The most important effect that causes temporal variation is NBTI effect. Also, the main reason of variation in the process is imperfect control in fabrication process. On the other hand, temporal variation refers to change in device characteristic in time domain. Therefore, we need to consider these challenges while designing a circuit. In this dissertation we first model the impact of process variation and NBTI effect on design characteristic such as leakage power and delay. Then based on these models we propose a method to design reliable SRAM cells as a basic building block of cache. At the end, we take into account the effect of different scheduling policies in degradation of ALU speed due to NBTI effect in a scoreboard or tomasulo processor.
