عنوان پایان‌نامه
بررسی قابلیت و بهینه سازی گیتهای FinFet در طراحی مدارهای ناهمگام با رویکرد کاهش توان
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2813;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 71075;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2813;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 71075
- تاریخ دفاع
- ۱۹ شهریور ۱۳۹۲
- دانشجو
- محمدیوسف زارعی
- استاد راهنما
- سیامک محمدی
- چکیده
- ترانزیستورهای ماسفت مسطحPlanar MOSFET به‌دلیل اثرات کانال کوتاهShort Channel Effects (SCE)، تونل‌زنیTunneling از طریق گیت و نیز افزایش حساسیت آنها به تغییرپذیری فیزیکیProcess variation دیگر قابل کوچک‌سازی نیستند. این مشکلات باعث غیر قابل اطمینان بودن، افزایش جریان نشتی و کاهش کارایی مدارهای دیجیتال ساخته شده با این نوع ترانزیستورها می‌شوند. بنابراین استفاده از فنّاوری جدید به‌عنوان جایگزین ماسفت مسطح ضروری به‌نظر می‌رسد. ترانزیستورِ فین‌فتFinFET به‌دلیل شباهت فرآیند ساخت آن به ماسفت مسطح و نیز بر طرف کردن مشکلات گفته شده، جایگزین خوبی برای ماسفت متداول به شمار می‌رود. از نظر ساختاری، فین‌فت دارای دو نوع گیت مشترکCommon Gate FinFET (CGFinFET) و گیتهای مستقل از همIndependent Gate FinFET (IGFinFET) می‌باشد. IGFinFET، به دلیل داشتن ? پایانه از انعطاف‌پذیری بیشتری برای طراحی مدارهای دیجیتال برخوردار است، بنابراین بیشتر مورد توجه طرّاحان قرار گرفته‌است. یکی از عوامل مهم و تاثیرگذاری که در طراحی مدارها و بهینه‌سازی آنها نقش دارد، وجود مدل‌های فنّاوری پیش‌بینی کنندهPredictive Technology Model (PTM) می‌باشد. مدل‌های موجود برای شبیه‌سازی ترانزیستور IGFinFET معمولا رایگان نیستند و یا در دسترس عموم هنوز قرار نگرفته‌اند. در این پایان‌نامه یک مدل کاربردی از نوع IGFinFET مورد استفاده در شبیه‌ساز مداری اسپایسHSPICE ارائه می‌گردد. این مدل برای فنّاوری 22 نانومتر بر اساس مدل فنّاوری پیش‌بینی کننده موجود برای CGFinFET است. با استفاده از این مدل می‌توان مدارهای دیجیتال را با دقّت و سرعت بالایی شبیه‌سازی کرد. نتایج شبیه‌سازی‌ها حاکی از آن است که با استفاده از IGFinFET می‌توان به 24? صرفه‌جویی در تعداد سلول‌ها و نیز 42? کاهش توان کل مصرفی در محک ISCAS’85 دست یافت. از طرف دیگر، مشکلات مطرح از قبیل انحراف پالس ساعتClock skew در سیستم‌های همگامSynchronous در مدارهای بسیار مجتمع، طراحی‌های ناهمگامAsynchronous را به‌عنوان یکی از روش‌های طراحی، در فنّاوری‌های آینده مطرح کرده‌است. بنابراین بهبود کارایی و توان گیتهای پایه و الگوهای از پیش سنتز شده در مدارهای ناهمگام می‌تواند تاثیر به‌سزایی در عملکرد مدارهای بسیار مجتمع داشته باشد. در این پایان‌نامه با استفاده از ویژگی‌‌‌های منحصر به فرد ترانزیستور فین‌فت، گیت C-Element که پایه و اساس مداهای ناهمگام به شمار می‌رود را با رویکرد کاهش توان پیاده‌سازی می‌کنیم. علاوه بر این، امروزه مدارهای ناهمگام را با استفاده از الگوهای از پیش تعریف شده سنتز می‌کنند. الگوهای PreCharge Half BufferPCHB و PreCharge Full BufferPCFB از معروف‌ترین الگوهای شناخته شده در مدارات ناهمگام محسوب می‌شوند. با استفاده از IGFinFET می‌توان ترانزیستورهایی که در مسیر دست‌دهی قرار گرفته‌اند را به‌گونه‌ای سیگنال‌دهی کرد که توانِ پویای مدار کاهش و کارایی مدار افزایش یابد. با استفاده از این روش یک خط لوله به عمق ? با استفاده از مدار PCHB و PCFB پیاده‌سازی می‌کنیم. با توجه به نتایج شبیه‌سازی‌ها، کارایی و توان برای PCHB(PCFB) می‌توان به ترتیب 15?(15?) و 15?(13?) بهبود یابد.
- Abstract
- Predicting MOSFET models plays a pivotal role in circuit design and its optimization. Independent Gate FinFETs (IGFinFET) are interesting for designers as they are more flexible than Common Multi-Gate FinFETs (CMGFinFET) in digital circuit design. In this work, we implement a model for symmetrical IGFinFET using CMGFinFET model based on Multi-Gate Predictive Technology Model (PTM-MG). This model has been developed from TCAD IGFinFET, based on previously published experimental results of CMG-FinFET. Different basic gates in SG (shorted gate), LP (low power), IG (low area), and IG/LP modes have been designed using the implemented model. To show that our model does not have convergence problem for large circuits, we used ISCS’85 benchmark suite. The results show that for independent gate in high performance PTM-MG library, on average we can save up to 25% in the number of transistors and lower the total power by 41% FinFET transistor is a promising alternative to CMOS transistor beyond 25nm technology. In the context of this technology, asynchronous circuits are being considered. Due to sizing and transistors shrinkage, synchronous circuits have encountered problems such as clock skew and clock tree distribution, whereas asynchronous circuits have addressed these problems by removing the global clock. Pre-Charged Half and Full Buffer (PCHB, PCFB) are asynchronous design template blocks to which high level descriptions are synthesized. In this work, using different IGFinFET configurations, we reduce PCHB (PCFB) handshake circuits power consumption by 15% (by 13%), respectively. In addition, by suitably biasing IGFinFET transistors, during the handshaking phase, we can enter “evaluate” and “precharge” phases earlier in PCHB (PCFB) circuits and thus increase throughput by 15% (15%). keywords: FinFET, Independent Gate, Vertical Gate, Multi-Gate, 3D transistors, Predictive Models, SPICE, PCHB, PCFB, Pipeline
