عنوان پایان‌نامه
تحلیل و طراحی کدهای با ماتریس توازن خلوت با ملاحظات عملی در مخابرات بی سیم
- رشته تحصیلی
- مهندسی برق-مخابرات-سیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2283;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 59072
- تاریخ دفاع
- ۱۷ شهریور ۱۳۹۲
- دانشجو
- همایون حاتمی
- چکیده
- در مخابرات دیجیتال و بی‌سیم، برای دستیابی به حد شانون، کدهای تصادفی با طول بزرگ نقش فوق‌العاده مهمی ایفا می‌کنند. کدهای با ماتریس توازن خلوت یا به اختصار LDPC به عنوان یکی از قوی‌ترین کدهای تصحیح خطای کانال شناخته شده‌اند و شاهد استفاده از این کدها در استانداردهای صنعتی مدرن می باشیم.در این پژوهش به تحلیل الگوریتم کدگشاییِ انتشار باور در حضور نویز گرمایی خواهیم پرداخت. نویز گرمایی به شکل نویز سفید گوسی جمع‌شونده به مسیرهای بین گره های متغیر و چک اعمال شده است. تحلیل انجام شده نشان می‌دهد که حضور نویز، آستانه لازم برای SNR در گیرنده را بالا خواهد برد. شبیه‌سازی‌ها موید این مطلب هستند که تحلیل به درستی صورت گرفته است. در ادامه، مروری بر کدهای LDPC ساختار یافته برای تحقق طراحی توام کد و کدگشا جهت پیاده‌سازی نیمه‌موازی با مزایای پیچیدگی کمترِ طراحی و محاسباتی خواهیم داشت که شامل نحوه‌ی ایجاد ماتریس توازن و مولد تا معماریِ پیاده‌سازی نیمه‌موازی بر روی سخت‌افزار می‌باشد. در ادامه، اقدام به طراحی توام کد و کدگشا و نهایتاً پیاده‌سازی کدگشای QC-LDPC با طول 9216 روی FPGA خواهیم کرد. بررسیِ عملکرد موید صحت طراحی و پیاده‌سازی می‌باشد. پس از پیاده‌سازیِ کدگشا، با چالش آن( یعنی استفاده از تعداد زیادی بیتِ حافظه ) آشنا شده و برای حل آن اقدام به طراحی کوانتایزر غیریکنواخت جهت کاهشِ حجم حافظه و تعداد سیم‌های موردنیاز خواهیم کرد. الگوریتم‌های جدیدی ارائه خواهند شد که با استفاده چندین‌باره از هیستوگرام‌های پیغام‌ها و الگوریتم لوید-مکس، سطوح کوانتایزرهای پیغام‌های گره متغیر به چک و چک به متغیر را به نوبت پیدا خواهند کرد. افت عملکرد برای کوانتایزرهای پیشنهادیِ 4 بیتی حدود dB0/1 و برای کوانتایزرهای 5 بیتی ناچیز می‌باشد. نهایتاً با تغییراتی در الگوریتم‌های طراحیِ کوانتایزر، برای کدگشای پیاده‌سازی شده، کوانتایزرهایی ارائه خواهند شد. تغییرات لازم بر روی کدگشا جهت اعمالِ این کوانتایزرها پیشنهاد می‌شود. نتایج پیاده‌سازی و عملکرد کدگشای جدید با کوانتایزرهای پیشنهادی نشان می‌دهد که عملکرد کوانتایزرِ 4 بیتی پیشنهادی معادل با کوانتایزر یکنواخت 6 بیتی است و با افزایش جزئی منابع کدگشا، باعث کاهش چشمگیر حجم حافظه برای ذخیره پیغام‌ها خواهد شد.
- Abstract
- In wireless and digital communications, to achieve the Shannon limit, random codes with large length are of great importance. Low-density parity-check (LDPC) codes are well known as one of the most prominent error correction codes, and they are part of many recent industrial standards. In this research, we analyze the Belief Propagation algorithm in presence of the Heat-up noise. This noise is modeled as an AWGN noise, and it is applied to the interconnection between the Tanner graph nodes. The analysis shows that the noise will increase the SNR threshold at the receiver. Simulations results match the analysis ones perfectly. Then, we review the structured LDPC codes for realization of the joint code and decoder design which leads to the partially-parallel implementation of LDPC codes with less computational and design complexity. The review concerns the process of parity check and generator matrix design and the architecture of the partially parallel decoders. Afterwards, we design the joint code and decoder of a Quasi-Cyclic LDPC code and implement it on the FPGA with the code length of 9216. The decoder performance results confirm the validity of the implementation. After implementing the decoder on FPGA, we discovered a problem - using too many memory bits - which should be tackled. We propose a general and novel non-uniform quantizer for LDPC codes to reduce the wires and memories needed in the decoders. Novel iterative algorithms for designing quantizers are proposed which basically make use of the interchanged messages and the Lloyd-Max’s algorithm to compute the variable to check and check to variable quantizer levels at each iteration seperately. The performance degradation for the proposed 4bit non-uniform quantizers is about 0.1dB and for the 5bit quantizers it is negligible. Finally, applying modifications to the quantizer design algorithms, we propose implementation oriented quantizers. Implementation and performance result of such quantizers demonstrates that the proposed 4bit quantizer has the equivalent performance with the 6 bit uniform quantizer. In addition, despite noticeable reduction in the memory size of the decoder, the wires and resources for implementation are slightly increased.
