عنوان پایان‌نامه
بهینه سازی در طراحی ماژولهای محاسباتی بر پایه QCA و بررسی مدل های خرابی در مدارات QCA
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2649;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 68431
- تاریخ دفاع
- ۰۵ مهر ۱۳۹۱
- دانشجو
- زهرا نجفی حقی
- استاد راهنما
- بهجت فروزنده, زین العابدین نوابی شیرازی
- چکیده
- امروزه با توجه به پیچیده تر شدن مدارات، نیاز به روش‌هایی برای کوچک‌تر شدن و کاهش توان در آن‌ها روز به روز در حال افزایش است. نرخ رو به رشد مقیاس‌ها در دهه های گذشته تأثیر زیادی بر نحوه طراحی و فشار بیشتری بر روی طراحان داشته است. روش های مرسوم بر پایه ترانزیستور تا به کنون در فرآیند افزایش تعداد ترانزیستور ها در واحد سطح موفق بوده است. ولی با کوچک‌تر شدن مقیاس‌ها در مدارات و رسیدن به مقیاس نانو، تأثیرات کوانتومی و نوع جدیدی از مشکلات پیش روی طراحان مانع از ادامه ی فرآیند می شود. در این راستا روشهای مختلفی در مقیاس نانو جهت جایگزینی روش مرسوم CMOS ، پیشنهاد شده است. یکی از این روش‌ها که در سال‌های اخیر بسیار مورد توجه محققین قرار گرفته Quantum-dot Cellular Automata است که به صورت اختصار به آن QCA می گویند. QCA در دهه 1980 در دانشگاه نوتردام به عنوان روش محاسباتی نوینی در مقیاس نانو معرفی شد. مدار های QCA به خاطر خواص بسیار جالبشان از جمله مصرف توان پایین، سرعت بالا و سایز کوچکشان شناخته شده هستند. تا به حال مدار های زیادی برای پیاده سازی با QCA پیشنهاد داده شده‌اند. مدار¬های مبتنی بر QCA در بسیاری موارد برای ساده تر شدن پیچیدگی و کاهش تعداد لاجیک در سطح گیت به طراح کمک می‌کند. بنابراین به نظر می رسد QCA در بسیاری زمینه‌ها از روشهای مرسوم پیشی گرفته است و با توجه به تحقیقات گسترده ای که در این زمینه در حال انجام است، به احتمال زیاد به سوی تبدیل شدن به یک تکنولوژی غالب خواهد رفت. این تکنولوژی در حال طی کردن مراحل تکامل می‌باشد. با توجه به کاربردی‌تر شدن آن، بررسی روشهای بهینه سازی در طراحی و همچنین بررسی مدل‌های خرابی در آن بسیار مفید به نظر می‌رسد. در این پژوهش ابتدا تعریف کلی از محاسبات کوانتومی ارائه می‌شود. ، سپس به بررسی روند طراحی و چگونگی بهینه سازی آن در مدار های مبتنی بر تکنولوژی QCA می پردازیم. در این راستا ساختار¬های مختلفی از یک مدار محاسباتی ساده پیاده سازی شده و با یکدیگر مقایسه می شوند. و در نهایت فرآیندی برای کاهش سایز مدار های QCA در راستای بهینه سازی آن‌ها پیشنهاد داده می شود. همچنین مدل‌های مختلف نقص و یافتن خرابی بر روی مدار های QCA تعریف و اجرا می شود که برای این منظور می بایست مدار را آزمون پذیر سازیم. برای آزمون پذیر سازی این مدار¬ها نیز روشی ارائه می دهیم که کلیه این مراحل بر روی یک مثال پیاده سازی شده در نرم افزار QCADesigner شرح داده می شوند. نرم افزار QCADesigner یک نرم-افزار در دسترس می باشد. همینطور پیشنهادی از پیاده سازی در QCA بر مبنای گیت اقلیت ارائه داده خواهد شد. این پیشنهاد بر این اساس است که در دنیای الکترونیک، مدارها بر اساس گیت برعکس اکثریت طراحی می شوند. برای کارهای آینده نیز پیشنهاد هایی به صورت اولیه مطرح می شود مانند استفاده از گیت اقلیت طراحی شده در این پژوهش و بهره جستن از طراحی 3 بعدی برای عملیات آزمون مدار های QCA.
- Abstract
- QCA (Quantum-dot Cellular Automata) is a promising emerging nanotechnology which has been introduced as an alternative to traditional CMOS VLSI. QCA features such as faster speed, smaller size and low power consumption have made it so interesting to researchers in recent years. QCA operation is based on single electron effects in Quantum-dots, to transfer data within its cells. Moore’s law states that the number of transistors in a circuit doubles every 18 months. Till now current CMOS technology has been successful in keeping pace with this Moore’s law. But as the size of circuits scales down to the Nano level, some new fundamental challenges will be faced which can dominate the devices’ performances. Some technology challenges like power consumption due to leakage current, which is a result of decreasing supply voltage, make transistor-based technologies resistance to scaling [2]. Quantum effects, non-deterministic behavior of small currents and design complexity are other challenges which may hold back further progress of microelectronics using conventional scaling [5]. Thus the need for alternative technologies seems necessary and unavoidable. Nanotechnology is a possible solution for these problems. Some of them are carbon nanotubes, quantum-dot structures, molecular devices and microfluidic biochips [2, 3]. International Technology Roadmap for Semiconductors (ITRS) in 2004 reported six promising technologies for Nano scale computing [1]. One of them is QCA which has gained a lot of interest in the recent years. QCA in an emerging paradigm which allows an operation in the frequency range of THz (adiabatically) [12], and since quantum-dots can theoretically be shrunk down to molecular size [4], has the potential to have an integration density about 900 times more than what we can reach in current transistor-based technologies [3]. In this work we analyze the design rules in QCA in detail and see different design configurations by giving an example. The aim is to make some optimizations in configuration and find an efficient way for designing with QCA. These different configurations may also be used as faulty models in testing a QCA design. On the other hand, different fault models are discussed by describing the way of fault detection in QCA circuits. Some suggestions for furture works also have been proposed like using the minority gates and 3D testing in QCA-based circuits.
