عنوان پایان‌نامه
پویش فضای طراحی سطح بالای شبکه عصبی-فازی خطی محلی برای کاربردهای نهفته
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه پردیس 2 فنی شماره ثبت: E 2107;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 54526
- تاریخ دفاع
- ۲۹ شهریور ۱۳۹۱
- دانشجو
- محمدرضا بهارانی
- استاد راهنما
- زین العابدین نوابی شیرازی
- چکیده
- در سال¬های اخیر، شبکه¬های عصبی و سیستم¬های استنتاج فازی به عنوان موضوع اصلی تحقیق، برای بسیاری از محققان مطرح شده است. همچنین با ترکیب این دو سیستم سعی شده است که قابلیت آموزش شبکه¬های عصبی و توصیف زبان طبیعی سیستم¬های فازی را با یکدیگر ترکیب کرده و سیستم¬های نورو-فازی را بوجود آورند. می‌توان از کاربردهای سیستم¬های نورو-فازی در زمینه¬هایی همچون شناسایی سیستم، پیش¬بینی و تشخیص الگو نام برد. اخیرا، روند رشد سیستم¬های نهفته همچون تلفن¬های هوشمند و همچنین استفاده از امکانات تشخیص چهره، صدا و دست¬خط در آنها، محققان را ترغیب کرده است که به منظور افزایش کارایی سیستم، به پیاده¬سازی آنها به صورت سخت¬افزار کامل یا به صورت تقسیم¬بندی سخت¬افزاری/نرم¬افزاری روی بیاورند. اما هرآنگاه صحبت از پیاده¬سازی یک الگوریتم برای سیستم¬های نهفته مطرح می¬شود، پارامترهایی همچون توان مصرفی پایین، تاخیر پایین، توان عملیاتی بالا و در نهایت مساحت اشغالی پایین مطرح می¬شود. علاوه بر پارامترهای فیزیکی یاد شده، جنبه اقتصادی پروسه‌ی طراحی نیز مطرح است. هزینه طراحی و همچنین هزینه غیر قابل بازگشت مهندسی باید تا حد امکان پایین باشد. همچنین، زمان ارائه به بازار نیز نقش کلیدی در سودآوری محصول نهایی دارد. همه‌ی موارد یاد شده، یادآور این نکته است که طراحی سیستم¬های نهفته، عملی پیچیده است. با توجه به موارد یاد شده بالا و پیچیدگی الگوریتم¬های در نظر گرفته شده برای اجرای بر اینگونه سیستم¬ها (همچون الگوریتم¬های هوشمند)، می توان به طور یقین گفت که پیاده¬سازی بهینه یک سیستم نهفته به طور مستقیم غیر ممکن است. طراحان برای حل این مشکل، از روش تعریف سطوح مختلف برای پیاده¬سازی یک سیستم نهفته بهره می¬گیرند. تعریف سطوح مختلفِ انتزاع سبب آن می¬شود، که با استفاده از هر سطح، بتوان پروسه طراحی را پالایش کرد. در این پژوهش سعی شده است که با تعریف مساله طراحی شبکه¬های نورو-فازی برای کاربردهای نهفته در سطوح بالا، این امکان برای طراح بوجود آید تا عوامل موثر بر کارایی نهایی سیستم را مورد ارزیابی قرار دهد. بدین منظور در این پژوهش، چارچوبی ایجاد شده است که به کاربر این اجازه را بدهد که با کمک یک بازخورد سریع از سطوح انتزاعِ پایینِ طراحی (همانند سطح ترانزیستور)، اثر انتخاب هر یک از پارامترها در سطوح بالا را بر روی عملکرد نهایی سخت¬افزار مشاهده کرده و علاوه بر این زمان طراحی را کاهش دهد. همچنین چارچوب ارائه شده با بهره¬گیری از یک کتابخانه، به گونه¬ای است که مستقل از تکنولوژی بوده و طراح می¬تواند بر روی دو سکوی FPGA و ASIC طراحی کند. با بهره گیری از الگوریتم¬های بهینه¬ساز همچون PSO این امکان بوجود آمده است که طراح بتواند نقطه بهینه را با توجه به محدودیت¬های اعمال شده، برای پیاده‌سازی انتخاب کند. علاوه بر این، دو معماری متفاوت برای پیاده¬سازی شبکه هوشمند معرفی شده، که این دو معماری به عنوان سنگ¬بنایی برای جستجو فضای طراحی استفاده شده¬اند. در پایان سه آزمون برای تست درستی چارچوب ارائه شده است. در دو آزمون جواب تخمین زده شده در سطح بالا سنتز شده و با مقدار تقریب زده شده، مقایسه شده است. همچنین برای امتحان کارایی معماری معرفی شده با پردازشگر نهان NIOS II/s مقایسه شده و نتایج مورد تحلیل قرار گرفته است.
- Abstract
- In the last years, neural networks and neuro-fuzzy inference systems have been a major focus of study by many researches. Moreover, these two theories merged together and al-lowed the development of Neuro-Fuzzy (NF) systems. Locally Linear Neuro-Fuzzy Models (LLNFM), which is a combination of both neural and fuzzy system, can be used for predic-tion, system identification and pattern recognition. Looking at the number of publications on NF systems and their applications, it is concluded that the soft-computing methodologies have already been beneficial in numerous areas. These utilizations of LLNFM structures give a strong impulse to the theoretical and practical studies focusing on their hardware implementation for embedded systems, such as smart phones, PDAs, and tablet computers. Nevertheless when an algorithm is to be implemented as an embedded system, physical design criteria such as power consumption, delay, area occupation, and high throughput should be considered. In addition to physical properties, Non-Recurring Engineering (NRE) cost, and time-to-market parameters have the full impact on economic aspects. The afore-mentioned cases reflect the design complexity of an embedded system. In regard to the mentioned objectives and complexity of artificial algorithms, it can be certainly declared that direct efficient hardware implementation from a complex algorithm is inconceivable. Designers try to mitigate the problem by defining different levels of abstraction. Different abstraction level assists designers to refine the design model at each stage. In this research, a framework for high level design space exploration of NF hardware structures is presented. Defining a design procedure at a higher level increases the chance of finding a more efficient implementation. Based on this framework, designers have the capa-bility to analyze the effects of imposing power, performance and area restrictions on output fidelity and vice versa. In addition, the proposed framework can be used to achieve an opti-mum power, area, delay, and fidelity point under given constraints. This framework adopts optimization algorithm for solving a multi-objective Integrated Circuit (IC) for both FPGA and ASIC design platforms. The extracted results are compared against an embedded processor, namely, Altera NIOS II/s.
