عنوان پایان‌نامه
بررسی تاثیر ساخت اتصالات سورس و درین در عملکرد ترانزیستور لایه نازک اکسید روی
- رشته تحصیلی
- مهندسی برق-الکترونیک- تکنولوژی نیمه هادی
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه پردیس 2 فنی شماره ثبت: E 2114;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 54600
- تاریخ دفاع
- ۰۲ مهر ۱۳۹۱
- دانشجو
- عباس شیری
- استاد راهنما
- ابراهیم اصل سلیمانی
- چکیده
- هدف از این پروژه بررسی اثرگذاری مقاومت اتصال بر روی عملکرد ترانزیستورهای لایه نازک اکسید روی می‌باشد. کارهایی که درگذشته در آزمایشگاه لایه نازک بر روی ترانزیستورهای لایه نازک اکسید روی انجام شده بود نشان میدهد که این ترانزیستورها دارای کانال نوع n و مشخصه جریان- ولتاژ شبیه به ترانزیستورهای اثر میدانی نوع افزایشی دارند. مشکل این ترانزیستورها این بود که در ولتاژ گیت حدود 20 ولت جریان مناسبی ندارد. به عبارت دیگر جریان مناسب در ولتاژ گیت بالا(در حدود 40 تا 50 ولت) به دست میآید. عوامل موثری که میتوان برای رفع این مشکل مورد بررسی قرار گیرد شامل مقاومت اتصالات سورس- درین، لایه اکسید روی و لایه عایقی می‌باشد. در این پروژه به بررسی اثرگذاری اتصالات سورس- درین بر عملکرد ترانزیستور خواهیم پرداخت. مکانیسمهای حاکم بر انتقال بار از اتصالات به لایه نازک اکسید روی را معرفی می‌کنیم. با استفاده از ساختار ترانزیستوری مقاومت اتصال را به دست میآوریم. مواد مختلفی را برای اتصالات مورد بررسی قرار میدهیم. عواملی که باعث افزایش مقاومت اتصال می‌شوند معرفی می‌شوند و راههای مختلف کاهش مقاومت اتصال و بهبود عملکرد اتصالات را بررسی می‌کنیم. تأثیر هندسه اتصالات بر عملکرد ترانزیستور از جمله کارهایی است که قصد انجام آن را داریم. در نهایت بهترین اتصال ساخته شده برای ترانزیستورهای لایه نازک اکسید روی را معرفی کنیم.
- Abstract
- An investigation of the impact of source-drain contact resistance on the zinc oxide thin film transistor performance is the subject of this project. Previous work on zinc-oxide thin film transistor which had been completed in thin film laboratory shows that these transistors with n type channel have current-voltage curve similar to enhancement MOSFET. The problem with these transistors was their current at gate voltages around 20V, which is not enough; On the other hand, sufficient current is obtained at high gate voltages (around 40-50V). Effective factors that can be investigated for this issue are source-drain contact resistance, the quality of zinc oxide and the insulator layer. In this project we study the effects of source-drain contact resistance on zinc oxide thin film transistor’s performance. We will introduce mechanisms of carrier transport from contacts to the semiconductor layer. Contact resistance will be measured using a transistor structure. Different materials will be used as contact, parameters that can degrade source-drain contacts performance and causing the increase of contact resistance are investigated and different treatment will be used to decrease it. The effects of contact geometry on transistor’s performance are the issue which we are going to be investigated. Finally, the reliable technology of contacts on zinc-oxide thin film transistors will be introduced.
