عنوان پایان‌نامه
بررسی اثرات غبر ایده آلی ساختار در عملکرد افزاره های نانومتری
- رشته تحصیلی
- مهندسی برق-الکترونیک- تکنولوژی نیمه هادی
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه پردیس 2 فنی شماره ثبت: E 2136;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 55188
- تاریخ دفاع
- ۰۳ مهر ۱۳۹۱
- دانشجو
- محمدصابر گل عنبری
- استاد راهنما
- علی افضلی کوشا
- چکیده
- با پیشرفت فناوری ساخت افزاره های الکترونیکی به سمت ابعاد نانومتری برخی اثرات فیزیکی که در ابعاد بزرگتر تاثیر چندانی در عملکرد افزاره ها نداشتند کم کم قوت می گیرند. برخی از این اثرات که از نوع نوسانات فرآیند می باشند در هنگام ساخت، خود را نشان داده و باعث تغییر افزاره و متفاوت شدن آن با افزاره طراحی شده می شوند. با توجه به اینکه این تغییرات، تاثیر به سزایی در مشخصه های افزاره - و به تبع آن مشخصه های مدار - خواهد داشت لذا مدل سازی و پیش بینی آن ها اهمیت ویژه ای دارد. یکی از این اثرات، تغییر شکل ساختار ماسفت (MOSFET) می باشد. این تغییر شکل در فرآیند های نوری نقش نگاری - مثل نقش نگاری زیر طول موج و اصلاح مجاورت نوری ، و یا فرآیند های شیمیایی و فیزیکی مثل زدایش ، کاشت یون و گرمادهی رخ می دهد. در نتیجه تغییراتی در شکل گیت و همچنین پیوند بین کانال و سورس - درین می شود. به مجموعه اثراتی که باعث تغییر شکل لبه های گیت و پیوندها می شود در اصطلاح زبری لبه خط می گوییم. این زبری باعث تغییر طول گیت و کانال شده، و در نتیجه بسیاری پارامترهای ترانزیستور تغییر پیدا می کند. این اثر که بخشی از آن قابل پیش بینی و بخشی کاملا تصادفی است، از این جهت اهمیت دارد که با مقیاس کردن گسترده ابعاد ترانزیستور، اندازه زبری ایجاد شده چندان تغییر نمی کند و لذا با حرکت به سوی فناوری های چند ده نانومتری و کوچکتر، مقدار تاثیر آن روی مشخصه افزاره، به شدت افزایش می یابد. در این پژوهش، به بررسی و مدل سازی این اثرات می پردازیم. با مطالعه دقیق این اثر قادر خواهیم بود مشخصه ترانزیستور و در نتیجه مداری که در آن استفاده شده است را پیش از ساخت مورد بررسی قرار داده و تدابیر لازم برای بهبود عملکرد مدار و مقاوم شدن آن در مقابل نوسانات را به کار بندیم. در بخش اول این پژوهش، روشی برای پیش بینی عملکرد ماسفت در مرحله پس از نقش نگاری بر مبنای تعداد زیادی ترانزیستور از پیش مدل شده (جدول جست و جو ) ارائه، و صحت آن با نرم افزار شبیه ساز افزاره مورد بررسی قرار می گیرد. دقت روش ارائه شده در مقایسه با سایر روش ها و با توجه به سرعت بالای این روش قابل قبول می باشد. در بخش بعدی به مدل سازی رفتار ماسفت تحت اثر زبری لبه گیت با اضافه کردن منبع ولتاژ کنترل شده با ولتاژ می پردازیم. صحت و دقت این روش با استفاده از نرم افزار شبیه ساز مداری و مقایسه با مدل های موجود بررسی می¬شود. در ادامه مدلی آماری برای نوسانات ولتاژ آستانه در اثر زبری لبه ارائه می شود. با شبیه سازی چند ده هزار ترانزیستور تحت اثر زبری لبه، دقت مدل آماری مورد بررسی قرار می گیرد. مدل ارائه شده علاوه بر دقت بالاتر در ترانزیستورهای نانومتری، اشکالاتی که سایر مدل های موجود به علت ساده سازی دارند را ندارد.
- Abstract
- With aggressive scaling of electronic transistors towards nanometer-scale regime, some physical effects affect the device performance more and more. Some of these known effects change the behaviors of fabricated transistors and make them different from original designed transistors. Due to important variation in performance of transistors, modeling and predicting these effects have been become increasingly important. The variation in the shape of MOSFET is considered as one of the source of parameter variation in modern MOSFETs. Optical lithography processes, such as sub-wavelength lithography and optical proximity correction, and chemical and physical processes like etching, ion implantation, or annealing are the root cause of this variation. Therefore the shape and profile of manufactured features such as gates and PN junction between source/drain and channel, will differ from their design-time profiles. This phenomenon is called line edge roughness (LER). So the channel length and gate length of a MOSFET will vary along its width, which results in the uncertainty in many important electrical parameters of MOSFET. In this work, we study and model LER in nano-scale devices to predict the performance and characteristics of MOSFETs and circuits before fabrication. LER models aid us in finding and employing required techniques to prevent huge variation in circuits and devices, and make them less sensitive to variations. In the first part of this thesis, we introduce a new method to find the characteristics of a given MOSFET based on pre-simulated MOSFETs. The accuracy of this method is comparable to other characteristics prediction methods, but it enjoys faster speed thanks to incorporating a look-up table. In the last part, the performance of non-rectangular MOSFET under Gate LER is modeled by adding a Voltage Controlled Voltage Source (VCVS) to the gate terminal of a rectangular MOSFET to mimic its performance. The accuracy and efficacy of this model is compared to other methods by using circuit simulator software. Based on this model, we propose a more accurate statistical model. Simulation of ten thousands of MOSFETs shows that both analytical and statistical models are more accurate than previous models and are comparable in terms of speed and usability.
