عنوان پایان‌نامه
اختصاصی سازی کانال های ارتباطی در سیستم های چند پردازنده ای
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه پردیس 2 فنی شماره ثبت: E 2085;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 53959
- تاریخ دفاع
- ۱۸ شهریور ۱۳۹۱
- دانشجو
- محمد رضا نجفی
- استاد راهنما
- زین العابدین نوابی شیرازی
- چکیده
- با پیشرفت تکنولوژی و افزایش چگالی و اندازه¬ی مدارهای دیجیتال ساختارهای ارتباطی شبکه روی تراشه‌ها از دو جهت حائز اهمیت شده‌اند. از یک سو افزایش پیچیدگی و اندازه‌ی واحدهای محاسباتی و عناصر حافظه بالاجبار این ساختارها را به پیچیدگی بیشتر سوق داده‌اند تا جایی که امروزه ساختارهای ارتباطی روی تراشه به عنوان یکی از بخش‌های مهم در طراحی و ساخت مدارهای دیجیتال محسوب می¬شوند. از سوی دیگر این پیچیدگی و بزرگی ساختارهای ارتباطی در تراشه‌ها موجب افزایش احتمال بروز انواع خرابی‌ها در این واحدها شده است. در این رساله هدف ارائه¬ی روش‌ها و راه‌کارهایی در زمینه¬ی ارزیابی و بهینه‌سازی ساختارهای ارتباطی شبکه روی تراشه بوده است. به این منظور در این پایان‌نامه در ابتدا به بررسی و ارائه یک ساختار شبکه روی تراشه نسبتاً پیچیده می‌پردازد. طرح ارائه شده علاوه بر ایجاد درک بهتر از معماری داخلی و بخش‌های اصلی یک واحد ارتباطی که برای ارزیابی‌ها و تحلیل‌های ارائه شده بعدی مناسب می‌باشد، امکان ارزیابی و توسعه بخش‌های شبکه روی تراشه را فراهم آورده است. این طراحی در زبان توصیفی VHDL و به صورت پارامتری (اندازه شبکه ارتباطی، اندازه بافرهای ورودی و خروجی، تعداد کانال‌های مجازی، اندازه کانال انتقالی) مدل‌سازی شده است. در بخش‌های بعدی این رساله به بررسی اهمیت خطاهای نرم در ساختارهای ارتباطی پرداخته شده است. در یک دهه گذشته و با پیشرفت بیشتر تکنولوژی همواره بر اهمیت بررسی خطاهای نرم افزوده شده است. اگرچه به طور معمول تأثیر این نوع خطاها بیشتر در پردازنده‌ها مورد بررسی قرار گرفته است ولیکن در این پایان¬نامه نشان داده شده است که بررسی اثر این خطاها در ساختارهای ارتباطی به عنوان بخش مهمی از سیستم امری ضروری است. در ادامه بر اساس رویه شبیه‌سازی، راه‌کاری برای تخمین میزان این نوع از خطاها در ساختارهای شبکه روی تراشه ارائه شده است. در قسمت بعدی این رساله روش اعمال محافظتی بخشی بر اساس مدل تخمین ارائه شده، پیشنهاد شده است که از به¬کار بردن محافظت بیش از حد مورد نیاز که به اتلاف منابع می‌انجامد، جلوگیری می‌کند. در نهایت در دو بخش پایانی، این رساله به ارائه و بررسی راه‌کارهایی برای کاهش بار ترافیکی در شبکه‌های ارتباطی می‌پردازد که علاوه بر افزایش بازده¬¬ی سیستم منجر به کاهش نرخ خطاهای نرم می‌شود. در روش ارائه شده در بخش اول برای کاهش بار ترافیکی شبکه از حافظه‌های نهان با آدرس‌دهی کاهش یافته بهره برده می‌شود. سپس در بخش دوم، معماری جدیدی برای حافظه‌های نهان با آدرس‌دهی کاهش یافته ارائه شده است که با اضافه کردن قابلیت پیکربندی مجدد امکان به-کارگیری این نوع از حافظه‌های نهان را در ساختارهای چند پردازنده‌ای روی تراشه فراهم می‌آورد.
- Abstract
- By advancements in technology and increase in size and density of digital circuits, communication network structures have gained importance from two perspectives. From one side, increase in complexity and size of computational and memory units have resulted in more complexity in communication structures to the point that today on-chip communication networks are considered among important parts in design and implementation of digital circuits. The goal of this thesis is to propose methods and solutions for evaluation and optimization of on-chip communication networks. To achieve this goal, first, a relatively complex on-chip communication structure is suggested. The suggested design provides a better understanding of the internal structure and main components of a communication network that is suitable for later evaluations and analysis. In addition, this platform accommodates the possibility of evaluation and development of communication components in an actual on-chip communication network. This design is presented in VHDL and has a parameterized structure. The next part presents a discussion on the importance of soft-errors in communication structures. The importance of considering soft-errors has grown in the past decades with technology advancements. Although the effects of such errors are considered on processors extensively, in this work it is shown that investigating effects of soft-errors as an important segment of system design is necessary. In the following, a method for estimation of this type of error in communication network is suggested. Then, an un-balanced protection mechanism based on the suggested estimation method is proposed. This mechanism avoids an excessive protection that would otherwise waste system resources. Finally, in the last section, this thesis considers alternative methods for traffic load reduction in communication networks that increase system performance in addition to decreasing soft-errors rate. This way, in the first part, partial-address cache units are used to decrease communication traffic load. Then, in the second part a novel architecture for partial-address cache units is proposed that by addition of re-configurability feature, provides the possibility of application of these types of cache units in multi-processor system-on-chip structures.
