عنوان پایان‌نامه
ارائه روشهای طراحی آسنکرون به منظور افزایش قابلیت اطمینان سیستمهای دیجیتال
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 42792;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 1613
- تاریخ دفاع
- ۳۰ شهریور ۱۳۸۸
- دانشجو
- مهدی مصفا
- استاد راهنما
- سیامک محمدی, سعید صفری
- چکیده
- چکیده با توجه به رشد دستگاه¬های الکترونیکی قابل حمل مسئله توان مصرفی در این سیستم¬ها به مهمترین موضوع تبدیل شده است. در سال¬های اخیر مدارهای آسنکرون بدلیل حذف پالس ساعت، جهت بهبود توان مورد توجه قرار گرفته¬اند. در این میان مدارهای مذکور دارای وضعیت بدتری از لحاظ مساحت خواهند بود. به علاوه بدلیل افزایش تعداد ترانزیستورها در سطح تراشه، بررسی خرابی¬ها نسبت به گذشته دچار مشکل شده است. بنابراین تمهیداتی اندیشیده می¬شود که مدارها در قبال خطاها و تغییرات ناخواسته، همچنان به عملکرد مناسب خود ادامه دهند. در مدارات آسنکرون بدلیل حذف پالس ساعت، هر گونه تغییر ناخواسته در یک سیگنال سبب تغییر در سیگنال¬های دیگر شده و عملکرد مدار را تحت تأثیر قرار می¬دهند. بنابراین مدارهای آسنکرون در برابر نویز و سیگنال¬های ناخواسته بسیار حساس می‌باشند. بدین منظور تکنیک¬های مختلفی برای تحمل پذیری خرابی مدارهای آسنکرون بکار گرفته میشود. ماهیت خاص روش¬های پیاده¬سازی آسنکرون، به طور اتوماتیک قابلیت تحمل پذیری خرابی را برای سیستم ایجاد می‌نماید. به طور نمونه میتوان به قابلیت مدارات آسنکرون در کاهش سطح کاری و در نتیجه کاهش سرعت در صورت وجود خطا و همچنین استفاده از گیت¬های آستانه اشاره نمود. همچنین استفاده از کدینگ¬های غیر حساس به تأخیر مانند M-of-N یکی دیگر از روش¬های طراحی آسنکرون با قابلیت تحمل پذیری خرابی است. زیرا با استفاده از کدینگ¬های مذکور، به طور مثال تا زمانی که دیتا دارای M بیت یک از N بیت نباشد مدار آسنکرون عملکرد خود را متوقف کرده و منتظر تکمیل شدن دیتا میشود. این دسته از مدارهای آسنکرون که مدارهای غیر حساس به تأخیر نیز نامیده می‌شوند، یکی از انتخاب¬های طراحان مدارهای دیجیتال جهت طراحی سیستم¬های قابل اعتماد هستند. از طرفی به دلیل رشد استفاده از سیستم¬هایی که درآنها مسئله امنیت یکی از مهمترین شاخصه آنها است، مدارهای رمزنگاری بعنوان بخش مهم این سیستم¬ها بسیار مورد توجه قرار گرفته است. اما این سیستم¬ها در برابر خطا و انواع حملات مانند حملات توان بسیار آسیب¬پذیر هستند. طراحی آسنکرون یکی از انتخاب¬های طراحان جهت طراحی مدارهای رمزنگاری بوده است. در این پروژه قابلیت¬های مختلف مدارهای آسنکرون و کدینگ¬های مختلف مورد استفاده در آنها مانند M-of-N جهت پیاده¬سازی الگوریتم¬های رمز بکار گرفته شده است. از روش¬های مذکور می¬توان در انتقال اطلاعات در سیستم¬های دیجیتال و طراحی سیستم¬های تحت تأثیر نویز یا حمله مانند سیستم¬های رمزنگاری جهت مقاوم نمودن در برابر حملات مختلف (حملات توان، تأخیر و تزریق خطا) استفاده نمود. با استفاده از منطق¬های مقاوم و این دسته از کدینگ¬ها مدارهای پایه الگوریتم¬های رمز از قبیل جمع¬کننده و ضرب¬کننده پیاده¬سازی گردیده¬اند. از کتابخانه¬ها و کدینگ¬های ارائه شده در این پروژه میتوان جهت پیاده¬سازی مدارهای مقاوم دیگر نیز استفاده کرد. همچنین بعضی از روش¬های ارائه شده علاوه بر مقاومت در برابر خطا، در برابر حملاتی نظیر حمله توان نیز دارای مقاومت مطلوبی هستند.
- Abstract
- Abstract Power consumption in digital portable device has become one of the most important subjects today. The Asynchronous design methodology by removing the clock tree from the circuit is one of the choices for designing digital circuits. However this type of circuits exhibits larger area compared to its synchronous counterpart. In addition, due to increasing number of transistors in a single chip, and technology shrinkage the fault detection has become very hard. Therefore it is very important to have robust designs against faults injection or particles that hit the substrate of chips. In asynchronous circuits, each signal transition can change the state of the circuit and cause the malfunctioning of the system. Hence, it is necessary to design fault tolerant asynchronous circuits. Because of using threshold gates and delay insensitive coding such as M-of-N, such circuits have the ability to detect the faults in the system and accordingly degrade their level of working. On the other hand, the ever increasing usage of cryptographic components in different systems such as smart cards has caused the implementation of such components to become an important issue in digital design. However, these systems are very vulnerable to fault injections and some groups of attacks such as power attack. Asynchronous methodology helps designers to design robust cryptographic circuits, which can become fault tolerant. Other aspects of such system design are its robustness against power, delay, and fault attackers. In this project by using delay insensitive codes such as M-of-N and nonlinear codes as well as threshold gates, a few methods for designing fault tolerant cryptographic chips have been presented. Also, some new delay insensitive codes and libraries have been developed for designing digital systems, which are less sensitive in presence of faults. This methodology not only increases systems robustness, but also shows good results against power attack in cryptographic circuits.
