عنوان پایان‌نامه
طراحی بستر سخت افزاری برای سنتز مدارهای دیجیتال
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 3184;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 80946;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 3184;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 80946
- تاریخ دفاع
- ۰۶ شهریور ۱۳۹۵
- دانشجو
- سیدرامین میرجهانیان
- استاد راهنما
- مصطفی ارسالی صالحی نسب
- چکیده
- هم‌زمان با پیشرفت فناوری ساخت تراشه‌های الکترونیکی قابل بازپیکربندی، استفاده از الگوریتم‌های تکاملی به عنوان پرکاربردترین شاخه از محاسبات زیستی در تولید مدارهای الکترونیکی و سیستم‌ّهای دیجیتال مورد توجه محققین قرار گرفته است. کارهای انجام شده در این حوزه موفقیت‌های خوبی را به همراه داشته‌اند. با این حال هم‌چنان استفاده از روش‌های تکاملی در تولید مدارهای پیچیده دور از انتظار به نظر می‌رسد. مشکل اساسی این شیوه‌ها در زمان اجرای بالا به علت عدم مقیاس‌پذیری و عدم موفقیت موردی الگوریتم، در تولید مدار دلخواه به علت مشکل توقف در بهینه‌های محلی است. در این تحقیق یک هم‌طراحی سخت‌افزاری و نرم‌افزاری از یک الگوریتم تکاملی به عنوان یک شیوه نوین جهت سنتز مدارهای دیجیتال ارائه می‌شود که زمان سنتز مدارها را به طور محسوسی نسبت به پیاده‌سازی‌های نرم‌افزاری کاهش خواهد داد. جهت ارزیابی عملکرد سیستم، سنتز فیلترهای پردازش تصویر برای کاربردهای ابتدایی مانند تشخیص لبه و کاهش نویز مورد بررسی قرار خواهد گرفت. در گام اول پس ازپیاده‌سازی سیستم طراحی شده بر روی یک تراشه Zynq7000 از شرکت Xilinx، سعی می‌شود تا با یک کاوش گسترده عملکرد سیستم در پیکربندی‌های مختلف، برای پارامترهای قابل تنظیم، مورد سنجش قرار گیرد و مقادیر بهینه برای این سیستم انتخاب شود. روش ارزیابی پلکانی و تلاش مجدد به همراه استفاده از نرخ جهش متغیر نیز جهت کاهش زمان اجرا و بهبود عملکرد سیستم معرفی خواهند شد. نتایج حاصل از به‌کارگیری روش ارزیابی پله‌ای نشان می‌دهد، افزایش تدریجی تعداد ورودی‌ّهای آزمایشی در طول فرایند تکامل می‌تواند زمان اجرای فرایند تکاملی را برای تولید فیلترهای بررسی شده، تا 82 درصد کاهش دهد. این روش می‌تواند تا حد بسیار خوبی مشکل عدم مقیاس‌پذیری سیستم‌های تکاملی را در تولید فیلترهای پردازش تصویر حل کند. استفاده از روش تلاش مجدد نیز در تولید مدارهای کاهش نویز انفجاری و فلفل و نمک به همراه مدار تشخیص لبه، نشان می‌دهد که عملکرد سیستم از لحاظ آماری بسیار بهتر شده است. کاهش تقریباً 50درصدی انحراف از معیار و عدم تولید مدارهایی با برازندگی غیرقابل قبول، نشان می‌دهد عملکرد سیستم در اجراهای مختلف ثبات بهتری خواهد اشت.
- Abstract
- Along with improvements on reconfigurable chip’s technology, the use of evolutionary algorithms, as the most widely used bio-inspired methods, in design of electronic circuits and digital systems, is growing. Researches in this area has shown promising results. However, designing complex circuits by means of evolutionary algorithms seems to be unlikely. The main drawbacks of using this methods are high evolution time due to the scalability problem and the chance of unsuccessful evolution because of premature convergence. In this thesis, a co-design of an evolutionary method, as an innovative way of designing digital circuits, is introduced. Xilinx Zynq 7000 system on chip is used to implement the proposed platform. This implementation can leads to a huge reduction of evolution time in comparison to software-based implementations. For practical evaluation of system performance, evolution of basic image processing filters such as edge detectors and noise reduction filters are investigated. In the first step, an efficient configuration of proposed system, based on evolution parameters, such as mutation rate, virtual reconfigurable circuit size and population size, is explored. Then gradual increase of input data as a method of alleviating scalability problem is introduced. We also present a novel technique to reduce effect of premature convergence on the system performance. Based on the results, evaluating circuits using gradual increase of input vector can reduce total evolution time up to 82% without degrading evolved circuits fitness. This means the designed system can produce the same circuits based on the output fitness with much less effort. For alleviating effect of premature convergence, we introduced a method in which the algorithms retry evolution from an independent point in search space in the case of sticking on local optimums. The implemented system could evolve much better circuits using this technique. Based on the statistical results of 200 runs of evolution, the standard deviation of absolute error for this 200 evolved filters is reduced by 50 to 80 percent. Despite the basic implementation, worst evolved filters using this method are good enough to be used as practical filters. It means by reducing premature convergence effect using the proposed method, the implemented system can successfully evolve a suitable circuit in almost all cases. Keywords: Designing digital Circuits, Evolvable Hardware, Reconfigurable Circuits, Image Processing Filters, Cartesian Genetic Programming
