عنوان پایان‌نامه
تست و کاهش خطا در تکنولوژی های جدید حافظه ها
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 3119;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 79343;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 3119;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 79343
- تاریخ دفاع
- ۱۴ شهریور ۱۳۹۵
- دانشجو
- عبدالرسول شریفی
- استاد راهنما
- زین العابدین نوابی شیرازی
- چکیده
- با پیشرفت فناوری و کاهش اندازه ترانزیستورهای یک تراشه، سطح مجتمع سازی رشد چشمگیری داشته است. حافظه های پویا نیز از این قاعده مستثنا نبوده‌اند. حافظه ها خود اکنون به یکی از گلوگاه های مهم در ارتقا سرعت و کارایی سیستم تبدیل‌شده‌اند و درنتیجه باید به دنبال روش هایی برای کم اثر نمودن این گلوگاه بود. حافظه های پویا از اصلی ترین فنّاوری‌های موجود در ساخت حافظه خارجی سیستم ها می‌باشند. این حافظه ها به دلیل ساختار ذاتی خود نیاز به عملیات بازنگری برای حفظ داده های معتبر هستند. با افزایش ظرفیت این حافظه ها سربار توان و کارایی عملیات بازنگری دیگر قابل‌چشم‌پوشی نیست. به همین دلیل روش های جدیدی برای کاهش این سربار باید ارائه گردد که علاوه بر کاهش سربار توان و کارایی قابلیت اطمینان را تا حد ممکن حفظ نماید. روش‌های قبلی ارائه‌شده با استفاده از بالا بودن زمان نگهداری ذاتی سلول‌ها در دماهای پایین و یا نحوه دسترسی سیستم به حافظه خارجی به دنبال کاهش اثر عملیات بازنگری بوده اند. بیشتر این روش ها در عمل به دلیل تغییرات ناشی از دما و یا تغییرات تصادفی که زمان نگهداری یک سلول حافظه پویا می‌تواند داشته باشد از قابلیت اطمینان بالایی برخوردار نیستند. گروهی از روش هایی هم که نه با کاهش نرخ بازنگری و فقط با حذف عملیات بازنگری با توجه به نحوه دسترسی به حافظه به دنبال کاهش سربار بازنگری هستند نیز در ظرفیت‌های بالا خود باعث ایجاد سربار بزرگی بر حافظه می شوند. در این پایان نامه به دنبال روشی برای کاهش سربار عملیات بازنگری با توجه به عوامل مهمی که می‌تواند زمان نگهداری یک سلول را دچار عدم قطعیت نماید هستیم. ابتدا با انجام یک سری از آزمایش ها به چند عامل مهم در تعیین زمان نگهداری سلول های حافظه می پردازیم و سپس با توجه به عوامل ذکرشده روش پیشنهادی برای کاهش سربار بازنگری با حفظ قابلیت اطمینان حافظه تا حد ممکن ارائه خواهیم داد. برای بررسی میزان اثربخشی روش پیشنهادی از برنامه های محک SPEC2006 استفاده می‌نماییم.
- Abstract
- Multi-rate refresh techniques are among the methods that use non-uniformity in retention time of DRAM cells to reduce the DRAM refresh overheads. Unfortunately, retention time of some DRAM cells may change unpredictably due to various factors. Amonge the most important factors are variable retention time (VRT), data pattern dependency (DPD), and temprature variations. In this thesis, we propose a method based on classification concept in machine learning for prediction of suitable refresh rate of the DRAM modules. Different retention time ranges are mapped to different refresh rates and a classification model is trained at different temperature and temperature variation rates. Using this trained model, a high level module proactively sets refresh rate of the DRAM module based on the temperature. Also, for ensuring maximum data integrity, the proposed method uses memory scrubbing concept to check the entire memory for detection and correction of possible errors. We show that our proposed mechanism with minimum overhead can provide reliable operation while reducing refresh overheads. Keywords: Dynamic Random Access Memory, Classification, Variable Retention Time, Memory Scrubbing, Temprature Variation, Data Pattern Dependency
