عنوان پایان‌نامه
تکنیکهای افزایش دقت و خطی سازی در مبدلهای آنالوگ به دیجیتال پایپلاین با توان مصرفی کم
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 41505;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E- 1584
- تاریخ دفاع
- ۰۳ مرداد ۱۳۸۸
- دانشجو
- احسان ژیان طبسی
- استاد راهنما
- محمود کمره ای
- چکیده
- مبدل¬های داده آنالوگ به دیجیتال یکی از مهم¬ترین بلوک¬های سازنده سیستم¬های مخابراتی و پردازش سیگنال می¬باشند. ساختارهای متنوعی از این مبدل¬ها برای رفع نیاز کاربردهای مختلف ارائه شده است. در این بین، مبدل پایپ¬لاین می¬تواند خصوصیاتی نظیر دقت و نرخ تبدیل بالا را به صورت همزمان با پیچیدگی ساختاری و توان مصرفی پایین برآورده کند. درنتیجه از این ساختار به وفور در کاربردهایی نظیر سیستم¬های ویدیویی با کیفیت بالا، سیستم¬های دریافت داده سریع و سیستم¬های مخابرات دیجیتال با کارایی بالا استفاده می¬شود. رشد سریع این کاربردها، مبدل¬های پایپ¬لاین را به سمت سرعت و دقت¬های بالاتر و توان مصرفی کمتر، همزمان با مجتمع¬سازی سطوح بیشتر در اندازه کوچکتر و کاهش ولتاژ منبع تغذیه به دلیل پیشرفت تکنولوژی ساخت نیمه¬هادی، متمایل می¬سازد. هرچند بهبود سرعت همچنان با استفاده از پروسه¬های جدید قابل دسترسی به نظر می¬رسد، بهبود و حتی ثابت نگه¬داشتن دقت مبدل¬های پایپ¬لاین برای طراحان آنالوگ روز به روز سخت¬تر می¬شود. مبدلی با دقت بالا نیاز به آپ¬امپ¬هایی با بهره زیاد و عناصری با تطبیق خیلی خوب دارد. به همین دلیل، با وجود اینکه نرخ نمونه¬برداری مبدل¬های پایپ¬لاین امروزه بیش از MS/s 200 شده است، دقت آنها معمولا از محدوده 8-12 بیت موثر، تجاوز نمی¬کند. مبدل داده پایپ¬لاین حساس به انواع خطاهای اتفاقی و سیستماتیک موجود در یک پیاده¬سازی واقعی می¬باشد. هدف از این تحقیق ابتدا بررسی این ساختار و خطاهایی است که می¬تواند در آن بروز کند. در ادامه، پس از بررسی روش¬های قبلی به ارائه روش¬های نوینی برای اصلاح خطاهای موجود در مبدل پایپ¬لاین، اعم از بهره محدود آپ¬امپ و عدم تطبیق خازنی طبقات بهره، و افزایش خطی¬سازی آن می¬پردازیم. در پایان، برای تایید این تحقیق، طراحی و شبیه¬سازی یک مبدل داده پایپ¬لاین با دقت 14 بیت و سرعت نمونه¬برداری MS/s 20 انجام پذیرفته است. نتایج شبیه¬سازی نشان می¬دهند که مبدل ارائه شده به 36/12 بیت موثر و توان mW 115 دست یافته است.
- Abstract
- Analog-to-digital converters (ADCs) are very important building blocks in signal processing and communication systems. Many good ADC architectures have been invented to satisfy different requirements in different applications. Among various ADC architectures, the pipelined ADC has the attractive feature of maintaining high accuracy at high conversion rate with low complexity and power consumption. Therefore it is used extensively in high-quality video systems, high-speed data acquisition systems and high performance digital communication systems where both precision and speed are critical. The rapid growth of these applications is driving the pipelined ADC design towards higher speed, higher precision, lower power consumption, lower supply voltage, smaller size and higher levels of integration along with the advancement of the fabrication technology. While continual speed improvement can still be achieved by using the advanced sub-micron CMOS processes, data converter designers find it more and more difficult to improve or even keep the accuracy of pipeline ADCs which rely on high gain opamp and well matched components to produce high-precision converters. Thus, while the state-of-the-art pipelined ADCs has exceeded 200MS/s in CMOS technology, the commonly achieved resolution is still bound within the range of 8-12 effective-number-of-bits (ENOBs). The pipelined ADC is very sensitive to different types of systematic and random errors in a practical implementation. The first goal of this research is the analysis of this structure and its errors. After a brief review over previous methods to alleviate these errors, a few novel techniques are proposed to overcome the most important problems, such as the finite gain of opamp and the capacitive mismatch in pipeline gain stages. Finally, the design and simulation of a 14-bit 20MS/s pipelined ADC is performed to validate this research. Simulation results show that the proposed ADC has achieved 12.36 ENOB with 115mW power consumption.
