عنوان پایان‌نامه
طراحی و شبیه سازی ضرب کننده تقریبی کم توان با دقت بالا
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2972;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 75679;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2972;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 75679
- تاریخ دفاع
- ۱۴ شهریور ۱۳۹۵
- دانشجو
- شقایق وحدت
- استاد راهنما
- علی افضلی کوشا, مهدی کمال
- چکیده
- با افزایش تقاضای استفاده از تجهیزات قابل حمل و محدودیت شارژ باتری آن‌ها، کاهش توان به یکی از بزرگترین دغدغه‌های طراحی مدارات دیجیتال تبدیل شده است. یکی از روش‌های کاهش توان مصرفی، استفاده از واحدهای تقریبی در سیستم‌هایی است که قابلیت تحمل اشکال دارند. از این‌رو در مصارفی هم‌چون گرافیک و یا ارتباطات بی‌سیم می‌توان از واحدهای تقریبی استفاده کرد. استفاده از واحدهای محاسباتی تقریبی با دقت قابل قبول، کیفیت پردازش کلی را تا حدودی کاهش می‌دهد اما باعث ایجاد خطاهای بزرگ نمی‌شود. از آن‌جا که ضرب‌کننده‌ها توان قابل توجهی در سیستم‌های دیجیتال مصرف می‌کنند، کاهش توان مصرفی آن‌ها تاثیر به‌سزایی در کاهش توان کلی سیستم خواهد داشت. بنابراین طراحی ضرب‌کننده‌های تقریبی که توان مصرفی پایین و سرعت محاسباتی بالا دارند، می‌تواند یکی از موضوعات مهم در طراحی سیستم‌های پردازشی دیجیتال امروزی باشد. حداکثر خطای ضرب‌کننده را می‌توان براساس کاربرد به گونه‌ای تعیین کرد که کیفیت خروجی پردازش، قابل قبول باشد. در این پایان‌نامه یک ضرب‌کننده و یک تقسیم‌کننده‌ی تقریبی پیشنهاد می‌شود که سرعت (توان مصرفی) را نسبت به ساختارهای دقیق حدود 57 (93) و 4/94 (7/98) درصد بهبود می‌دهند. میانگین خطای ضرب‌کننده در محدوده‌ی %4/2-%07/0 و میانگین خطای تقسیم‌کننده در بهترین حالت برابر %67/3 است. واحدهای محاسباتی پیشنهادی در کاربردهایی هم‌چون الگوریتم فشرده‌سازی تصویر JPEG و تشخیص تغییرات در تصاویر مورد استفاده قرار می‌گیرند. نتایج به‌دست آمده نشان می‌دهد که در اکثر حالات تفاوت چندانی بین تصاویر دقیق و تقریبی وجود ندارد و عموما این تفاوت‌های ناچیز با چشم انسان قابل تشخیص نیست.
- Abstract
- By increasing the demand of portable equipment and their battery charge limits, power reduction has become one of the most important challenges in design of digital circuits. An approach for power consumption reduction is exerting approximate units in the fault-tolerant systems. Such approximate units can be used in graphics or wireless connections applications. Using approximate computational units with acceptable accuracy reduces partly the quality of total process, but does not cause large errors. Since multipliers consume significant portion of digital systems power consumption, reducing their power consumption will have a significant impact on reducing the total power consumption of the system. As a result, designing approximate multipliers with low power consumption and high computational speed can be one of the most important issues in designing modern digital processing systems. According to the application, we can set up the maximum error of multiplier such that the quality of the process output remains acceptable. In this thesis, an approximate multiplier and an approximate divider are suggested. Their speed (power consumption) improvement is 57% (93%) and 94/4% (97/8%) compared to the exact structures. The average relative error of the proposed multiplier is in the range of 0.07%-2.4% and its amout for the proposed divider is 3.67% in the best case. We use the proposed computational units in applications such as JPEG image compression algorithm and image change detection. The results show that in most of the cases, there is little difference between the exact and approximate images and generally these little differences cannot be detected by human eyes. Keywords: approximate multiplier, approximate divider, improving speed and power consumption, image processing
