عنوان پایان‌نامه
سنتز سطح بالای واسط های ارتباطی مدارهای دیجیتال با استفاده از روشهای الکترونیک در سطح سیستم
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 3117;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 79312;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 3117;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 79312
- تاریخ دفاع
- ۱۴ شهریور ۱۳۹۵
- دانشجو
- علی جهانشاهی
- استاد راهنما
- زین العابدین نوابی شیرازی, بیژن علیزاده ملفه
- چکیده
- امروزه نیاز به توان محاسباتی بالا برای کاربردهایی همچون پردازش سیگنال های دیجیتال، پردازش صوت و تصویر منجر به افزایش روزافزون استفاده از سیستم های روی تراشه با کاربردهای خاص شده است. از این رو بهینه-سازی سیستم روی تراشه مورد توجه بسیاری از طراحان سیستم های دیجیتال قرار گرفته است. از آن جایی که اجزاء یک سیستم روی تراشه علاوه بر انجام محاسبات سنگین، نیاز به انتقال سریع و کارامد داده بین یکدیگر دارند، ارتباطات بین آن ها یکی از مهم ترین چالش های طراحی چنین سیستم هایی است. از طرف دیگر، با کاهش زمان عرضه به بازار، طراحی سیستم های دیجیتال در سطوح بالا انجام می گیرد که در کنار آن سنتز سطح بالا به کار گرفته می شود. در این پایان نامه روشی برای سنتز سطح بالای واسط های ارتباطی سیستم های روی تراشه با کاربرد خاص ارائه شده است. در این روش با استفاده از ویژگی لایه ای گذرگاه استاندارد AMBA AHB، که گذرگاهی با کارآیی بالا و توان مصرفی پایین است، ارتباط اجزاء سیستم روی تراشه را با توجه به نیاز طراح به صورت بهینه برقرار می سازیم. بدین منظور با استفاده از کاوش فضای طراحی توپولوژی های ممکن برای سیستم را به همراه ویژگی هایشان (تأخیر دسترسی به گذرگاه، مساحت و توان مصرفی) به دست می آوریم. به منظور به دست آوردن تأخیر دسترسی به گذرگاه کتابخانه SystemC ارائه شده است که تراکنش های بین اجزاء را در سطح سیستم ثبت می کند. در این پایان نامه مدل برنامه ریزی خطی ارائه شده است که طبق نیاز کاربر، از بین توپولوژی های فضای کاوش، توپولوژی بهینه را انتخاب می کند. در نهایت گذرگاه مربوط به توپولوژی بهینه و واسط های ارتباطی اجزاء سیستم روی تراشه سنتز شده و به گذرگاه متصل می شوند. کلمات کلیدی: سنتز سطح بالا، توپولوژی بهینه گذرگاه، واسط های ارتباطی، ارتباطات سیستم روی تراشه
- Abstract
- Abstract Computation demands for applications like image and video processing, digital signal processing, and speech processing are pushing the digital system designers to use application specific system on chips (SoC) widely. Thus, designing efficient and optimized SoCs has attracted the attention of the EDA (Electronic Design Automation) community. In addition to efficient computations, the SoC components should also communicate efficiently. Hence, the efficiency of communication in system on chips is of a great importance. To address the aforementioned challenges, a high level description template and a high level synthesis methodology for application specific system on chip communication interfaces are proposed in this thesis. The high level description template enables the designer to describe SoCs in details. In the proposed synthesis method, the multi-layer AMBA AHB, a high performance and low power bus, is utilized to establish the connection of the SoC components in high level synthesis procedure. The topology of the bus is determined in accordance with designer constraints like power, area, and delay of access to the bus. In order to determine the most efficient bus topology, design space exploration is used to obtain all possible topologies for the SoC and their respective features (power, area, and average delay of access to bus). In addition, a SystemC library is proposed to record the components transactions in the prototyping phase of the SoC design. Moreover, an ILP model is proposed to select the optimum bus topology for the SoC according to the designer constraints. Finally, the selected topology is synthesized and the IPs are connected to the bus resulting in an SoC that can be synthesized by any RTL synthesis tool.
