عنوان پایان‌نامه
پیشنهاد معماری چند هسته ای مناسب برای کاهش سیلیکون تاریک
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2571;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 65430
- تاریخ دفاع
- ۱۱ شهریور ۱۳۹۳
- دانشجو
- حمید نجات الهی
- استاد راهنما
- مصطفی ارسالی صالحی نسب
- چکیده
- ویژگی ذاتی ترانزیستورهای CMOS و کوچک شدن اندازه آنها در فناوریهای جدید، موجب شده است که سطح قابل توجهی از تراشه خاموش باشد یا در فرکانسی کمتر از فرکانس نامی کار کند. ترانزیستور های خاموش را سیلیکون تاریک و ترانزیستورهای با فرکانس پایین را سیلیکون نیمه تاریک می گویند. طراحان باید به دنبال روش هایی باشند تا بتوانند کمترین ناحیه سیلیکون تاریک را داشته باشند و یا با استفاده از منابع توان و مساحت حداکثر بهره وری را جهت رسیدن به کارایی مطلوب داشته باشند. در این تحقیق، تلفیقی از دو روشِ معماری ناهمگن و سیلیکون نیمه تاریک برای بهبود اثر سیلیکون تاریک به کمک قانون امدال مدل شده است. برای معماری ناهمگن، سه مدل مختلف پردازنده چندهسته ای ارایه شده است. مقیاس پویای ولتاژ و فرکانس نیز برای بررسی اثر سیلیکون نیمه تاریک به سیستم چند هسته ای اعمال شده است. در این رساله تسریع، کارایی واحد توان و کارایی واحد انرژی برای مدل های مختلف پردازنده چندهسته ای همراه با سربار حافظه در قانون امدال مدل شده است. همچنین اثر سیلیکون تاریک را با اضافه نمودن بهره وری به قانون امدال مدل کرده ایم. حداکثر بهره وری موجب افزایش مصرف توان و رسیدن به بالاترین تسریع می شود، اگرچه بهره وریِ کمتر به بهبود توان و کارایی واحد توان/انرژی کمک خواهد کرد. با مقیاس ولتاژ و اجرای برنامه در فضای مستعد خطا، یکی از چالش های مهم احتمال شکست پردازنده است. این مساله موجب باز اجرایِ برنامه می شود که سربار زمان و انرژی قابل ملاحظه ای به سیستم تحمیل می کند. در این رساله با اضافه کردن ضریب شکست به فرمول امدال برای سیستم-های چند هسته ای، مدلی جامع برای ارزیابی و موازنه کارایی، مصرف توان و قابلیت اطمینان در هم بندی های مختلف چند هسته ای ارائه شده است. با توجه به نتایج، مقیاس ولتاژ در محیط های مستعد خطا موجب بهبود انرژی و کارایی واحد توان/انرژی می¬شود، اگرچه کارایی برنامه های سریال با مقیاس ولتاژ افت خواهد کرد. کلمات کلیدی: سیلیکون تاریک، سیلیکون نیمه تاریک ، مقیاس ولتاژ، قانون امدال، قابلیت اطمینان
- Abstract
- In spite of the fact that each technology generation gives us the chance to gather more cores on the same die, power and thermal restrictions has obstructed the arbitrary distribution of resources to these cores. Chip manufacturers have done their best to design and tape out based on the Moore’s law, which predict number of transistors on a chip and consequently performance of a chip will be twofold with each process generation. But by surfing into submicron era, power density has increased substantially and thermal and power constraints force us to power down a remarkable area of our chip. This phenomena is known as utilization wall. Utilization wall forced designers to leave large fraction of chip as dark silicon, i.e., remarkably under-clocked or idle for large span of time. In this study, a combination of heterogeneous architectures and dim silicon is used to improve dark silicon based on Amdahl’s Law. Architecture for heterogeneous multicore processors with three different models is presented. Dynamic voltage and frequency scaling to investigate the effect of dim silicon been applied to multicore system. In addition to voltage, CPU’s area is changed dynamically. In this study, speed up and performance per watt/joule for various models of multicore processors considering memory overhead in the Amdahl’s law has been presented. To model the effect of dark silicon, different utilization levels are added to Amdahl’s Law. Maximum utilization, results in higher levels of speed up and power consumption, while lower utilization is a more logical choice if energy and/or performance per watt/joule are the main concerns. Applying voltage scaling in a faulty environment could lead in higher probability of processor’s failure. Failure of processors will culminate in re-execution of tasks, which imposes remarkable performance and energy overheads. By adding failure rate to Amdahl’s Law, a comprehensive model for assessing and balancing performance, power consumption and reliability of multi-core topologies are presented. Keywords: Dark Silicon, Voltage and Frequency Scaling, Asymmetric Multicore, Amdahl’s Law
