عنوان پایان‌نامه
کاهش توان مصرفی حافظه ها در ناحیه کاری نزدیک آستانه با درنظر گرفتن محدودیت کارایی
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2450;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 63283
- تاریخ دفاع
- ۳۱ خرداد ۱۳۹۳
- دانشجو
- حسن افضلی کوشا
- استاد راهنما
- زین العابدین نوابی شیرازی, علی افضلی کوشا
- چکیده
- در این پایان نامه، در ابتدا سلول SRAM 8 ترانزیستوری جدیدی با ناحیه کاری زیر آستانه، به منظور بهبود مشخصات نوشتن "0" سلول 8 ترانزیستوری متداول ارایه شده است. نتایج نشان می‌دهد که در ساختار 8 ترانزیستوری پیشنهادی در مقایسه با ساختار 8 ترانزیستوری اصلی، حاشیه‌های نوشتن (زمان نوشتن) برای بالک صفحه ای و FinFET، متناظرا %36(42) و %76(64) بهبود یافته اند. علاوه بر این سلول SRAM 10 ترانزیستوری جدید پیاده سازی شده با ساختارهای FinFET با ناحیه کاری زیرآستانه، که مصرف توان کمتری دارد، ارایه شده است. همچنین نتایج، کاهش %6 مصرف توان ساختار 10 ترانزیستوری پیشنهادی در مقایسه با ساختار 10 ترانزیستوری اصلی را نشان می‌دهد. مشخصه‌های ساختارهای 8 و 10 ترانزیستوری متداول و پیشنهادی با تکنولوژی بالک صفحه ای 32 نانومتر و FinFET با یکدیگر مقایسه شده اند. نتایج نشان می‌دهد که ساختار 10 ترانزیستوری به علت انجام نوشتن به صورت تفاضلی، دارای مشخصات نوشتن بهتر است و همچنین مصرف توان آن نیز کمترین است در حالی که ساختار 8 ترانزیستوری دارای جریان خواندن بیشتری است. همچنین نتایج نشان می‌دهد که ساختارهای بر پایه FinFET مشخصه‌های خواندن و نوشتن بهتری ا ز خود نشان می‌دهند در عین حال که مصرف توان کمتری دارند و پارامترهای آنها در مقابل نوسانات فرآیند مقاوم تر است. همچنین در این پایان نامه، سلول SRAM 7 ترانزیستوری با حالت‌های کاری نوشتن تفاضلی و خواندن یک طرفه در ناحیه کاری نزدیک آستانه، پیشنهاد شده است. این ساختار، بر پایه بهبود سلول 5 ترانزیستوری اخیرا پیشنهاد شده که در آن از دو ولتاژ آستانه کم و زیاد، به منظور بهبود حاشیه نوشتن و خواندن و فراهم کردن حالت فرو کم توان در حالت نگهداری داده "1" استفاده شده است. به سلول 5 ترانزیستوری یک ترانزستور دستیابی و یک ترانزیستور پایین بر اضافه شده است. افزایش تعداد ترانزیستور به منظور افزایش حاشیه نویز خواندن (SNM) است در حالی که حاشیه نوشتن و سرعت نوشتن بالا و کم توان بودن سلول حفظ شود و همچنین ولتاژ آستانه‌های مناسب با این اهداف به ترانزیستور‌ها متناظر شده است. برای ارزیابی بهینه بودن سلول پیشنهادی، مشخصات آن با مشخصات سلول‌های 5، 6، 8 و 9 ترانزیستوری مقایسه شده است. این مشخصه‌ها با استفاده از شبیه سازی‌های HSPICE و تکنولوژی‌های FinFET 20، 16، 14، 10 و 7 نانومتر و فرض کردن منبع تغذیه 0.5 ولت بدست آمده است. نتایج حاشیه نوشتن، خواندن و سرعت بالا و همچنین مصرف توان بسیار پایین (پایین) در حالت نگهداری داده "1" ("0") را نشان می‌دهند. به همین خاطر سلول پیشنهادی ما می‌تواند به عنوان طراحی خوبی برای هر دو کاربرد پرسرعت و کم توان باشد. همچنین تغییرات پارامترهای سلول با افزایش دما ازC?25 تا C?100 مورد بررسی قرار گرفت. در آخر هم حاشیه نوشتن، HSNM و RSNM در حضور نوسانات فرآیند در دو دمای C?25 و C?100 و دو ولتاژ 0.4 و 0.5 مورد مطالعه قرار گرفت. این مطالعات نشان می‌دهد که سلول پیشنهادی حداقل مورد نیاز سیگمای سلول (عدد 6) برای این 3 پارامتر در تمامی‌شرایط را داراست.
- Abstract
- In this thesis, we propose a novel 8T subthreshold SRAM cell for improving the writing “0” characteristics of the conventional cell. The results show that the proposed 8T structure implemented using planar bulk and FinFET technologies improves the write margin (write time) 36% (42%) and 76% (64%) in comparison to the original 8T structure. In addition, a new 10T subthreshold SRAM cell based on FinFET structures which has a lower standby power is suggested. Also the results reveal that the static power of the proposed 10T cell decreases by 6% in comparison to the original 10T cell. The characteristics of the proposed and conventional 8T and 10T structures in 32 nm planar bulk and FinFET technologies are compared. The results show that the 10T structures have better write characteristics thanks to the differential write and consumes less static power while the 8T structures have higher read currents. Also they reveal that FinFET based structures show better read and write characteristics while consuming less static power with less variation in the presence of process variation. Also in this thesis, a 7T SRAM with differential write and single ended read operations working in the near threshold region is proposed. This structure is based on modifying a recently proposed 5T SRAM cell which uses high and low VTH Transistors to improve the read and write stability and provide ultra-low leakage power in hold “1” state. To enhance the read static noise margin (SNM) while keeping the high write margin and low write time, an extra access transistor is used and the threshold voltage of SRAM transistor are appropriately set. In addition, to maintain the low leakage power of the cell, a high VTH transistor is used in pull-down path of the cell. To assess the efficacy of the proposed cell, it’s characteristics are compared to the with those of 5T, 6T, 8T and 9T SRAM cells. The characteristics are obtained from HSPICE simulations using 20 nm, 16 nm, 14 nm, 10 nm and 7 nm FinFET technologies assuming a supply voltage of 500 mV. The results reveal high write and read margins, a fast write, and ultra low leakage power in the hold “1” state for the cell. Therefore, the suggested 7T cell may be considered as one of the better design choices for both high performance and low power applications. Also, the change of cell parameters when the temperature rises from 25?C to 100?C is investigated. Finally, the write margin, read and hold SNMs of the cell in the presence of the process variations are studied at 25?C to 100?C temperatures for two supply voltages of 400 mV and 500 mV. The study shows that the proposed cell meets the required cell sigma value (6?) under all conditions.
