عنوان پایان‌نامه
طراحی معماری برای پردازشگرهای DSP بسیار کم مصرف در ناحیه زیر ولتاژ آستانه
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2787;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 70394
- تاریخ دفاع
- ۰۹ شهریور ۱۳۹۳
- دانشجو
- بشری سلطانی فرانی
- استاد راهنما
- مصطفی ارسالی صالحی نسب
- چکیده
- امروزه کاربرد روز افزون پردازشگرهای سیگنال دیجیتال (DSP ) را در سیستم‌های الکترونیکی نمی‌توان نادیده گرفت. استفاده از این پردازشگرها در کاربردهایی نظیر شبکه‌های حسگر بی‌سیم و دستگاه‌های پزشکی قابل کاشت در بدن انسان که طول عمر زیاد باتری را می‌طلبد، محققین را بر آن داشته است تا پردازشگرهای بسیار کم مصرف طراحی کنند. کاهش ولتاژ تغذیه، گیت کردن کلاک و گیت کردن منبع تغذیه از روش‌هایی هستند که برای کاهش مصرف توان و انرژی استفاده می‌شود. در این میان، روش طراحی در ناحیه‌ی زیر آستانه که ولتاژ تغذیه از ولتاژ آستانه‌ی ترانزیستور کمتر است، تأثیر بسزایی در کاهش مصرف توان و انرژی دارد. اما کارآیی در این ناحیه به شدت کاهش می‌یابد. به همین سبب، این روش برای کاربردهایی مناسب است که مصرف توان و انرژی در مقایسه با کارآیی در اولویت اول قرار می‌گیرد. از میان پردازنده‌های کم مصرف معرفی شده در منابع مرتبط با موضوع این پروژه، تعداد محدودی در ناحیه‌ی زیر آستانه طراحی شده‌اند. استفاده از معماری RISC در مقابل CISC، معماری هاروارد در مقابل وان-نیومن برای حافظه‌ها، عرض بیت مسیر داده و تعداد مراحل پایپ‌لاین از جمله مواردی است که طراحان برای طراحی پردازنده در ناحیه‌ی زیر آستانه آزموده‌اند. در این پروژه پس از بررسی ویژگی معماری پردازنده‌های کم مصرف، معماری پردازنده‌ی کم مصرف‌تر در ناحیه‌ی زیر آستانه به عنوان معماری پایه برای پردازنده‌ی DSP پیشنهادی انتخاب شد. با بررسی کاربردهای پردازش سیگنال و نیاز مشترک آنها، واحد پردازشی ضرب‌کننده و واحد ضرب-انباره یا MAC به معماری پردازنده‌ی پایه اضافه شد. همچنین دستور سفارشی ضرب و MAC نیز متناظر با واحد پردازشی در مجموعه‌ی دستورالعمل‌ها قرار گرفت. پردازنده‌ها با استفاده از کتابخانه‌ی سلول‌های استاندارد طراحی شده در ناحیه‌ی زیر آستانه سنتز شدند و توسط برنامه‌های آزمون متداول در کاربرد پردازش سیگنال، کارآیی، مصرف توان و انرژی آنها محاسبه و مقایسه گردید. با توجه به نتایج بدست آمده، پردازنده‌ی DSP پیشنهادی، در تکنولوژی ساخت و ولتاژ تغذیه‌ی ، (انرژی بر واحد دستور) مصرف می‌کند که نسبت به پردازنده‌ی پایه 29% بهبود داشته است. کلمات کلیدی: طراحی زیر آستانه، پردازنده‌های بسیار کم مصرف، پردازش سیگنال
- Abstract
- Today Digital Signal Processors (DSPs) are widely used in electronic systems. Using them in energy constrained applications, e.g. wireless sensor networks and implantable biomedical devices, in which battery lifetime is a critical feature motivates the researchers to design ultra-low-energy processors. Supply voltage scaling, clock gating and power gating are common techniques to reduce power and energy consumption. Designing in sub-threshold region, where the supply voltage is less than threshold voltage can efficiently reduce energy and power consumption. However, in this region, the performance is largely reduced; therefore, this technique may be efficient for long-term applications for which power and energy consumption is more important than performance. Among the low-power processors introduced in literature, there are a few processors designed in sub-threshold region. The choice between CISC or RISC architectures, the choice between Harvard or Von-Neumann memory architectures, datapath width, and pipeline stages are the parameters that designers have considered to design a processor in sub-threshold region. In this research, the architectures of low-power processors were investigated and the lowest energy consuming architecture in sub-threshold region is selected as the basis for our proposed DSP processor architecture. Then, for adapting to the signal processing applications, a multiplier and a multiply-accumulate (MAC) unit are added to the base architecture. Also corresponding with the added units, a multiply and a MAC instruction are added to the instruction set. Processors are synthesized using sub-threshold library and their performance, power and energy consumption are computed for common signal processing benchmarks. The proposed DSP processor is designed in 90nm technology in 0.35V and consumes 0.92pJ/Inst which is 29% more efficient than the baseline processor. Keywords: Sub-threshold design; ultra-low-energy processor; signal processing.
