عنوان پایان‌نامه
پیاده سازی ابزار درستی سنجی مبتنی بر شبیه سازی نمادین با پشتیبانی منطق تساوی و مجرد سازی تابع
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2732;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 69399
- تاریخ دفاع
- ۲۹ شهریور ۱۳۹۳
- دانشجو
- بهمن عجمی
- استاد راهنما
- سعید صفری, بیژن علیزاده ملفه
- چکیده
- با توجه به قانون مور و افزایش پیچیدگی روزافزون طراحی و همچنین تعریف نیاز های جدید در حوزه سیستم های دیجیتال باعث می شود رویه درستی سنجی این سیستم ها سخت تر و درنتیجه زمان لازم برای ساخت تا ارائه یک محصول به بازار افزایش یابد. با توجه به اینکه 1/3 زمان ساخت پردازنده ها صرف طراحی میشود و 2/3 زمان صرف درستی سنجی و عیب یابی می شود و همچنین با در نظر گرفتن این نکته که با افزایش پیچیدگی این نسبت بیشتر و رویه درستی سنجی زمان گیر تر میشود، نیاز روزافزون به یافتن روش های بهتر درستی سنجی و همچنین انجام این کارها به‌صورت خودکار بیشتر محسوس می شود. در این پژوهش تلاش بر این شده است تا ابزاری برای درستی سنجی پیاده سازی شود که بر اساس شبیه سازی نمادین سیستم ها بتواند به‌صورت خودکار با استفاده از رویه های تصمیم گیری درستی عملکرد سیستم را موردبررسی قرار دهد. واژه‌های کلیدی: درستی سنجی رسمی، شبیه ساز نمادین، روال تصمیم گیری، مجرد سازی توابع، عبارات لامبدا
- Abstract
- ندارد
