عنوان پایان‌نامه
ارزیابی تکنیک های مدیریت حافظه در سیستم های چندین هسته
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2941;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 74923
- تاریخ دفاع
- ۲۹ اردیبهشت ۱۳۹۴
- دانشجو
- فاطمه رفیعی نژاد
- استاد راهنما
- احمد خونساری
- چکیده
- امروزه با افزایش تعداد هسته ها در پردازنده ها، تأثیر متقابل پردازنده و زیرسیستم حافظه اهمیت بسیار زیادی یافته است؛ به گونه ای که ناکارآمدی حافظه تأثیر مستقیمی بر ناکارآمدی سیستم دارد. در سیستم های چندین هسته، حافظه به عنوان یک منبع مشترک میان هسته ها، می تواند باعث ایجاد تداخل میان برنامه های کاربردی در حال اجرا بر روی هسته ها، گردد. ویژگی های هر برنامه به طور جداگانه و همچنین انتخاب فرکانس کاری برای هر هسته، بر روی میزان تداخل منابع، کارایی، توان مصرفی و بهره وری انرژی تأثیرگذار است. میزان توان مصرفی در مراکز داده مدرن، به عنوان یک عامل محدودکننده مطرح شده است. در واقع، بخشی از انرژی مصرفی سرورهای موجود در مراکز داده مدرن که مربوط به حافظه اصلی می باشد، به سرعت در حال افزایش است و در حال حاضر با میزان انرژی مصرفی پردازنده قابل مقایسه است. تداخل میان درخواست های حافظه که از اجرای همزمان چندین برنامه در سیستم های چندین هسته به وجود آمده است، کنترل کننده حافظه را به گلوگاهی برای سرویس دهی به درخواست ها تبدیل کرده است. در این پایان نامه، روشی ارائه شده است که سرعت هسته ها را با توجه به وضعیت کنترل کننده حافظه مدیریت می کند. این روش توان مصرفی سیستم را کاهش می دهد. به عبارت دیگر در روش ارائه شده، با توجه به تعداد درخواست های منتظر جهت گرفتن پاسخ از حافظه، مقیاس پذیری پویای ولتاژ و فرکانس (DVFS) به هر هسته اعمال می شود. افزایش بهره وری انرژی در مراکز داده مدرن بسیار قابل توجه می باشد. نتایج ارزیابی ها نشان می دهد که روش ارائه شده، به هنگام اجرای همزمان گستره ای از برنامه های محک حساس به حافظه، انرژی مصرفی سیستم را کاهش می دهد. واژه های کلیدی: حافظه با دسترسی تصادفی پویا، کنترل کننده حافظه، مقیاس پذیری پویای ولتاژ و فرکانس، سیستم های چندین هسته
- Abstract
- Nowadays, with the increase of core numbers of processors, the interaction between the processor and the memory subsystem has been highly signified. In fact, memory inefficiency has a direct impact on the system inefficiency. The memory subsystem, as a shared resource, can lead to contention between applications running on different cores in multicore systems. The characteristics of each application and the selection of core frequencies affect resource contention, performance, power consumption, and energy efficiency. Power consumption in modern datacenters is a limiting factor. In fact, a fraction of server energy consumption in modern datacenters that is related to the memory system is growing and nowadays is comparable with that consumed by processors. The interference between memory requests that are made via running several applications simultaneously in multicore systems, make the memory controller a bottleneck to service the requests. In this thesis, we propose a method to reduce the power consumption of the system that manages the core speed with respect to the memory controller status. In other words, we use dynamic voltage and frequency scaling for each core based on the number of requests that are waiting in a queue to access the memory. Maximizing the energy efficiency in modern datacenters is very significant. The results of this study show that this method decreases the energy consumption of system across running a range of memory-intensive application concurrently. Keywords: Dynamic Random Access Memory (DRAM), memory controller, Dynamic Voltage and Frequency Scaling (DVFS), multicore systems.
