عنوان پایان‌نامه
تست مدارات دیجیتال در سطح TLM
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 39260;کتابخانه دانشکده برق و کامپیوتر شماره ثبت: E1471
- تاریخ دفاع
- ۰۹ آذر ۱۳۸۷
- دانشجو
- هما عالم زاده
- استاد راهنما
- زین العابدین نوابی شیرازی
- چکیده
- چکیده با افزایش روزافزون پیچیدگی سیستم¬های دیجیتال، هر پانزده الی هیجده سال یکبار روش¬های طراحی دیجیتال به سوی سطح انتزاعی بالاتری تکامل پیدا می¬کنند. مثال¬هایی از این امر را در سیر تکاملی سطح ترانزیستور به سمت سطح گیت و سپس سطح انتقال ثبات تجربه کرده¬ایم. همگام با این روند تغییر، زبان¬های توصیف سخت¬افزاری، روش¬های مدل¬سازی و ابزارهای مهندسی سخت¬افزار جدیدی نیز پا به عرصه حضور نهاده¬اند. روند تکاملی سطوح انتزاعی طراحی اکنون به سطح بالاتری به نام سطح سیستم رسیده است. در این سطح، مؤلفه¬های سیستم¬ به واحدهای پردازشی بسیار پیچیده، ¬متشکل از سیستم¬های سطح انتقال ثبات، و کانال¬های ارتباطی به گذرگاه¬های داده و یا سوئیچ¬های پیچیده¬تر تغییر شکل داده¬اند. طراحی در سطح سیستم شامل تعریف عملکرد واحدهای محاسباتی و توصیف ارتباطات آنها از طریق کانال¬های ارتباطی انتزاعی می¬باشد. امروزه مدل¬سازی در سطح تراکنش یا به اختصار TLM به عنوان مهم¬ترین روش طراحی در سطح سیستم کاربرد دارد. TLM یک روش مدل¬سازی تراکنشی است که بر پایه زبان¬های برنامه¬نویسی سطح بالایی چون C++ و SystemC تعریف شده است. تأکید اصلی این روش طراحی بر جداسازی بخش¬های محاسباتی و ارتباطی در یک سیستم دیجیتال می¬باشد. اگرچه روند طراحی سیستم¬های دیجیتال رو به سوی سطوح انتزاعی بالاتری چون سطح سیستم و استفاده از روش¬های مدل¬سازی همچون روش مدل¬سازی در سطح تراکنش گذارده است، ولی اغلب روش¬های معمول مدل¬سازی اشکال، شبیه سازی بروز اشکال، آزمون و طراحی برای آزمون پذیری در مدارات دیجیتال همچنان در سطوح انتزاع پایین¬تری همچون سطح انتقال ثبات و سطح گیت باقی مانده¬اند. بنابراین ارائه روش¬ها و ابزارهایی برای واردکردن مسائل آزمون و طراحی برای آزمون¬پذیری مدارات دیجیتال در سطح سیستم، جهت همراهی با روند طراحی آنها در این سطح و جلوگیری از درگیری طراحان سیستم با جزئیات و پیچیدگی¬های سطوح پایین¬تر، از اهمیت عمده¬ای برخوردار است. در این پایان¬نامه روشی برای ایجاد قابلیت آزمون¬پذیری در کانال¬های ارتباطی TLM در حین طراحی سیستم در سطح تراکنش ارائه شده است. در این روش تسهیلات آزمون سطح بالا به واحدهای سازنده سیستم اضافه شده و سپس در جریان روند سنتز به امکانات آزمون عملکردی خودکار توکار در محصول سخت¬افزاری نهایی ترجمه می¬شوند. در این راستا استراتژی¬های آزمون عملکردی مختلفی برای بررسی درستی عملکرد کانال¬های ارتباطی با هدف ساخت کتابخانه¬ای از کانال¬های ارتباطی آزمون¬پذیر ارائه شده¬اند. علاوه بر این به منظور ارزیابی کیفیت روش¬های آزمون ارائه شده، معیارهای پوششی به کارگرفته شده¬اند که علاوه بر کارایی در ارزیابی آزمون در سطح بالا و حین طراحی سیستم، قابلیت استفاده مجدد در محصول نهایی با دقت و مفهوم مشابه را دارا می-باشند.
- Abstract
- Abstract With the increasing complexity of digital systems, every fifteen to eighteen years, digital design techniques move to a higher abstraction level. The examples are migration from Transistor Level design into Gate and then RT level. With this change, new description languages, modeling approaches, tools and methodologies evolve. The evolution of design abstractions has now got to its next upper level that is the System Level. At this level, interconnections become complex busses or switches and the components become complex processing elements that are often themselves RT level systems. Designing at the System Level involves defining the functionality of individual processing elements and defining their communications with abstract channels. Transaction Level Modeling (TLM) is regarded as the next step in the direction of system level design. TLM is a transaction-based modeling approach originally based on high-level programming languages such as C++ and SystemC. It emphasizes on separating communications from computations within a system. Contrary to the movement of digital system design to higher abstraction levels such as System Level, most common approaches for fault modeling and simulation, testing methodologies and design for testability techniques are still at the RT and gate levels. Thus, it is gaining importance for system level designers to be able to introduce techniques to insert testing and testability features and capabilities directly at system level without concerning themselves with the details and intricacies of lower levels. Test and testability requirements at system level include those for computational modules as well as the communication channels. These added capabilities have to be designed in order to be automatically synthesized along with the whole TLM System into hardware modules according to the designer’s choices and needs. A system level design methodology capable of guaranteeing the implementation of “Plug & Test” communication channels is presented. The proposed methodology is based on adding test functionalities to the blocks composing a TLM design to be translated later on into Built-in Functional Self Test (BIFST) facilities in the final product. Different high-level testing strategies and functional procedures are proposed to verify the proper functionalities of TLM channels with the goal of building a library of “Testable TLM Primitives” characterized by having a specific degree of testability and Built-in Functional Self Test (BIFST). In addition, in order to evaluate the proposed testing strategies, early quality evaluation metrics are introduced during the design phase. These high-level coverage metrics are easily measurable and acceptable at this very high abstraction level and can be re-used on the final product with the same semantics and accuracy. University
