عنوان پایان‌نامه
طراحی ترانزیستور قدرت فرکانس بالای LDMOS
- رشته تحصیلی
- مهندسی برق-الکترونیک- تکنولوژی نیمه هادی
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه دانشکده برق و کامپیوتر شماره ثبت: E1900;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 49133;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 1900
- تاریخ دفاع
- ۰۵ شهریور ۱۳۹۰
- دانشجو
- والا فتحی پور
- استاد راهنما
- مرتضی فتحی پور
- چکیده
- در این پایان نامه به طراحی ترانزیستور قدرت فرکانس بالای LDMOS پرداخته ایم. این افزاره کاربردهای فراوانی در الکترونیک فرکانس بالا بویژه در حوزه های مخابرات راه دور و حوزه های نظامی و صنعتی دارد. حساسیت بعضی از فرآیند های مهم ساخت از قبیل دوز کاشت و زمان نفوذ را بر روی مشخصات خروجی ترانزیستور مورد بررسی قرار داده ایم. نشان داده ایم که حساسیت خروجی به تغییرات دوز کاشت ناحیه رانش در مقایسه با دوز کاشت ناحیه P-Base و مدت زمان ترمیم ناحیه رانش بیشتر است. همچنین از تطبیق نتایج حاصل از شبیه سازی عددی با مدلهای تحلیلی، پارامتر های مهم افزاره از قبیل فرکانس قطع و هدایت انتقالی افزاره را تخمین زده ایم. یکی از مهمترین مشکلات افزاره LDMOS مقاومت روشنی نسبتا بالای این افزاره است. نشان داده ایم که با استفاده از کرنش، اکسید ضخیم و صفحه میدان در ترانزیستور LDMOS (SS LDMOS)، مقاومت روشنی به میزان 47% (در شرایط بایاس )، جریان درین به میزان %66 ( در شرایط بایاس )، فرکانش قطع به میزان %36.2 (در شرایط بایاس )، هدایت انتقالی در ناحیه کاری اشباع ( ) به میزان %190 و هدایت انتقالی در ناحیه کاری خطی ( ) به میزان %17 بهبود پیدا کرده اند. مشخصه C-V به لحاظ ارائه درک مفهومی از عملکرد افزاره و نیز به عنوان ابزار آزمون وسیله مناسبی است. به همین دلیل، مشخصه C-V هم برای افزاره LDMOS بدون کرنش و هم برای SS LDMOS را از نظر فیزیکی توجیه و سپس با هم مقایسه کرده ایم. در نهایت با استفاده از این مشخصه، ولتاژ آستانه و ولتاژ مستقیم کننده نوار های انرژی افزاره را بدست آورده و نیز نواحی کاری ترانزیستور را توجیه کردیم. نتایج حاصله با نتایج حاصل از مشخصه IDS-VGS و روابط تحلیلی بدست آمده تطبیق خوبی دارند.
- Abstract
- In this thesis we have designed a high frequency LDMOS device which has many applications in base station power amplifiers, wireless communication systems, industrial and military applications. The effect of variation in the most important process parameters (such as drift region implantation dose, P-Base region implantation dose and drift region annealing time) on the output characteristics of the LDMOS device has been examined. Furthermore a sensitivity analysis showed that variations in the drift region implantation dose is the most prominent factor affecting the output characteristics of LDMOS as compared with P-Base implantation dose and drift annealing time. Using the drain current equation introduced in [1], we have extracted equations for transconductance and cut off frequency of the device. Furthermore, the numerical simulation results obtained from SILVACO are in good accordance with the results obtained by the model introduced in [1]. One of the greatest drawbacks of the LDMOS device is its large on resistance. We have shown that by employing strained silicon on the surface of the LDMOS device and using field oxide and field plate, output characteristics of the device are improved due to mobility enhancement and reduction of the surface electric field. The percentage improvements of the output characteristics are as follows: on resistance, 47% ( ), drain current 66% ( ), cut off frequency 36.2% ( ), linear transcunductane 17% ( ) and saturation transconductance 190%( ). C-V characteristics is a useful and reliable characterization method and provides conceptual insight in the operational physics of the device. It has been extracted and analyzed in detail for both LDMOS and SS LDMOS devices and compared with that of a MOSFET device. We employed these characteristics to extract LDMOS threshold voltage as well as flatland voltage and used it to explain the different operation regimes in the device. Furthermore, we have shown that these results comply very well with those obtained from IDS-VGS characteristics.
