عنوان پایان‌نامه
ارائه روش طراحی مدارهای ناهمزمان با استفاده از زبان سطح بالا
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 38985;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 1434
- تاریخ دفاع
- ۲۵ شهریور ۱۳۸۷
- دانشجو
- مرتضی دماوندپیما
- استاد راهنما
- سیامک محمدی
- چکیده
- با استفاده از روش طراحی ناهمزمان, مدارهای دیجیتال از وجود سیگنال ساعت آزاد می شوند, از اینرو مدارهای ناهمزمان توانایی ارائه مداری با تتوان مصرفی کمتر و کارایی بیشتر را دارا می باشند. این نوع مدارها به علت کمبود وجود ابزارهای طراحی خودکار مناسب از مقبولیت عام برخوردار نشده و مورد استفاده طراحان قرار نگرفته اند. برای کم کردن اثر این عامل اقدام به ارائه ابزاری برای طراحی خودکار مدارهای ناهمزمان نموده ایم. برای این منظور کتابخانه ای برای مدارهای ناهمزمان در زبان ارائه نموده ایم تا توانایی توصسف و شبیه سازی مدارهای ناهمزمان را داشته باشد. سپس کامپایلری برای استخراج ساختارهای کنترلی و جریان داده از توصیف کد ناهمزمان ارائه شده است. همچنین ازرار خودکار برای سنتز در سطح معماری اینگونه مدارها ارائه گردیده است. کتابخانه ناهمزمان پیشنهادی امکان توصیف و شبیه سازی مدارهای ناهمزمان را در سطح انتزاع بالایی فراهم می نماید و طراح بدون نیاز به دانش از جزئیات مدارهای ناهمزمان قادر به توصیف و طراحی اینگونه مدارها خواهد بود. کامپایلر موجود, توصیف مدار ناهمزمان را به فرمات میانی مناسبی تبدیل می نماید که می تواند برای مقاصد دیگری نظیر ابزار سنتز, ابزار درست سنجی, ابزار ایجاد تست و... قابل استفاده باشند سرانجام ابزار سنتز خودکار ارائه شده الگوریتم های جدیدی را که برای مدارهای ناهمزمان در این پایان نامه ارائه شده است بکار می گیرد تا مداری بهینه ایجاد نماید و خروجی نهایی را در شکل یک زبان همروند- که با اصول ترجمه براساس گرامرنوشتاری می باشد - تولید می کند.
- Abstract
- Asynchronous digital design approach liberates VLSI systems from clock sinal and offers potential for low power and high performace design methods. Due to lack of commercial CAD tools, asynchronous circuit design has not been regarded with favor To alleviate the situation a System C library is developed as an extension to the existing ystemC language to enable asynchronous circuit description at the highest level of abstraction A tool has been developed which extracts optimized control and data flow graphs from the high level description Also novel architectural asynchronous synthesis alorithms were proposed to generate optimized asynchronous circuit from the extracted data flow graphs the proposed library enables the modeling and designing of efficient asynchronous circuits at a high level without having to deal with details of asynchronous implementation. Extracted structures are produced in well defined from that can easily be used for synthesis purposes verification or test generation. And finally proposed synthesis tool produces asynchronous ciruits with minimum required resources and generate is result in a syntax-directed language as an output of synthesis.
