عنوان پایان‌نامه
ارائه روشی برای تقسیم بندی سخت افزاری
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2743;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 69536
- تاریخ دفاع
- ۲۳ شهریور ۱۳۹۲
- دانشجو
- سیدمیلاد فرزانه
- استاد راهنما
- سیدامید فاطمی
- چکیده
- امروزه در صنعت نیمه‌هادی، زمان ارائه ی محصول به بازار از عوامل مهم و تاثیرگذار بر موفقیت یک محصول می‌باشد. بنابراین انتخاب بهترین طراحی برای سیستم در کمترین زمان، برای طراح سخت‌افزار، مطلوب است. از این رو مدل سازی در سطح سیستم و کاوش فضای طراحی که منجر به کاوش سریع فضای طراحی می‌شود نقش مهمی در طراحی سیستم‌های روی تراشه دارد. یکی از روش‌های شناخته شده برای حل مسئله ی کاوش فضای طراحی، طراحی بر اساس مدل نمودار-Y می‌باشد. انتخاب معماری مناسب، نگاشت مناسب کاربرد به معماری از مراحل مهم در نمودار-Y می‌باشد. در حالت ایده‌آل طراح باید تمام نقاط فضای طراحی، که خود شامل تمامی معماری‌های ممکن و نیز تمامی نگاشت‌های ممکن می‌باشد را با استفاده از ابزارهای مربوطه ارزیابی و مقایسه کند. از آن‌جایی که اندازه¬ی فضای طراحی با افزایش تعداد اجزاء مدل کاربرد و مدل معماری به صورت نمایی رشد می‌کند، ارزیابی همه ی نقاط بسیار زمان‌گیر می‌باشد. چند رویکرد برای حل این مشکل وجود دارد، یکی هرس کردن نقاطی از فضای طراحی، با استفاده از الگوریتم‌های مختلف می‌باشد که به این فرآیند کاهش فضای طراحی گفته می‌شود. رویکرد دیگر استفاده از مدل‌های سطح بالا و سریع به منظور افزایش سرعت ارزیابی نقاط فضای طراحی است. از رویکرد ترکیبی نیز برای حل این مشکل می‌توان استفاده کرد. در این تحقیق، یک مدل سطح بالا برای ارزیابی نقاط فضای طراحی، ارائه و پیاده سازی شده است. مدل ارائه شده شامل 2 بخش می‌باشد: مدل کاربرد، مدل معماری. مدل ارائه شده در این تحقیق از ساختار چند بخشی و مستقل از هم پیروی می‌کند. نتایج نشان می‌دهد که با استفاده از این رویکرد می‌توانیم در گام اول سرعت ارزیابی هر یک از نقاط و در گام دوم سرعت کاوش در فضای طراحی را به طور قابل ملاحظه‌ای افزایش دهیم. این بهبود از 50 بار تا چند هزار بار با توجه به پیچیدگی ارزیابی متفاوت می باشد. با استفاده از این قالب کاری می‌توان مجموعه¬ی نقاط پارتو را برای پیکربندی‌های مختلف معماری و نگاشت به دست آورد. طراح با توجه به اهداف طراحی می‌تواند از این مجموعه نقاط تعدادی را انتخاب کرده و به صورت دقیق‌تر با استفاده از مدل‌های سطح پایین‌تر مورد ارزیابی قرار دهد و به طرح بهینه دست یابد. واژه‌های کلیدی: مدل‌سازی در سطح سیستم، کاوش فضای طراحی، ارزیابی کارایی، مدل‌سازی پردازنده‌های RISP
- Abstract
- Nowadays, time to market is one of the most important factors on success of a product. To reduce time to market, designing in system level and also make use of design space exploration in that level of design abstraction have important roles. One of the well-known approaches for design space exploration is design based on Y chart algorithm. Choosing a suitable architecture and application mapping to Y chart are most important phases during Y chart algorithm. In the Ideal situation, a designer must evaluate all points of design space (including all architectures and all mapping points) to select the best design. However by increasing the complexities of a design, the number of these points is increased exponentially. Hence, evaluating all points are become time consuming process. Therefore approaches such as design space pruning (to reduce design space) and using high level models or combining of these two approaches have been suggested. In this thesis, a high level model for evaluating point of the design space for RISP processors has been proposed which has two sections: architecture model and also application model. These two are independent. The experimental results show that by using this method, we can increase the evaluation speed of each point and also the speed of design space exploration significantly. By using this framework, a designer can obtain Pareto-Optimal points for different configurations. Then designer can make use of lower level model to evaluate this work to obtain the best configuration of the design. Keywords: System level modeling, Design space exploration, Performance Evaluation, Modeling of RISP processors.
