عنوان پایان‌نامه
مدل سازی توان وکارایی در سطح بالا برای پردازنده های باطول دستور خیلی طولانی (VLIW )
- رشته تحصیلی
- مهندسی کامپیوتر-معماری کامپیوتر
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 2647;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 67880
- تاریخ دفاع
- ۱۶ شهریور ۱۳۹۳
- دانشجو
- حسین قاسم پور
- استاد راهنما
- سیدامید فاطمی
- چکیده
- با افزایش پیچیدگی سیستم‌های محاسباتی امروزی، استفاده از شبیه‌سازهای سیکل دقیق به‌منظور ارزیابی نقاط طراحی و استخراج روابط بین پارامترهای طراحی به امری غیرممکن تبدیل شده است. به‌منظور حل این مشکل، محققان بر روی ارائه مدل‌های سریع و درعین‌حال دقیق پیش‌بینی کننده سطح سیستم تمرکز کرده‌اند. این مدل‌ها بیانگر ویژگی‌های سخت‌افزار، رفتار کاربرد و رابطه بین آن‌ها می‌باشند. تمرکز ما در این تحقیق بر روی ارائه یک مدل سطح بالا به‌منظور پیش بینی کارایی پردازنده با طول دستور بلند قرارگرفته است. پردازنده‌های با طول دستور بلند به خاطر قدرت بالا در استخراج توازی سطح دستور به همراه توان مصرفی و مساحت پایین یکی از انتخاب‌های مناسب برای پیاده‌سازی سیستم‌های چندرسانه‌ای به شمار می‌روند. در این تحقیق به‌منظور مدل‌سازی کارایی این پردازنده‌ها از روش مدل‌سازی رگرسیون بهره گرفته‌شده است. مدل‌ها استخراج شده در این پژوهش با دقت مناسبی قادر به پیش بینی کارایی نقاط مختلف طراحی بوده و در مقایسه با شبیه‌سازی سرعت بسیار بالاتری برای کاوش فضای طراحی عرضه می‌دارند. به‌طور مشخص در این تحقیق در ابتدا مدل‌های پیش بینی کننده کارایی، برای هر یک از کاربردها چند رسانه ای به صورت اختصاصی ارائه می‌گردد و سپس یک مدل کلی کارایی برای همه کاربردهای چندرسانه‌ای ارائه می‌گردد. واژه‌های کلیدی: طراحی سطح سیستم، پردازنده‌های با طول دستور بلند، مدل سازی رگرسیون، کارایی
- Abstract
- With increasing complexity of today’s computing systems, using cycle-by-cycle simulation to evaluate design choices, and understand trade offs and interactions among design parameters, becomes an impossible task. To address this issue, researchers have focused on developing fast, yet accurate high-level predictive models of design objective. These models represent the architecture characteristics, application behavior and the relationship between them. In this paper, we propose high-level performance models for embedded VLIW architectures. Architectures based on Very Long Instruction Word represent an attractive solution for multimedia appliances thanks to their ability to exploit high degrees of Instruction Level Parallelism (ILP) with a reasonable trade-off in complexity. To model the performance of VLIW architecture we have used regression statistical analysis technique. The models produce performance estimates for design space points. These models are very fast compared to simulation and enable the designer to effectively discover trade offs among parameters in different regions. Specifically in this study, we derive and validate regression models for each individual multimedia application and finally extend a global performance model for all of them. Keyword : System level design, VLIW processors, Regression modeling, Performance
