عنوان پایان‌نامه
طراحی وشبیه سازی مبدلهای داده آنالوگ باسرعت بالایGHzبرای کاربردهای پرسرعت توان پایین مخابراتی
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه دانشکده برق و کامپیوتر شماره ثبت: E1489;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 1489
- تاریخ دفاع
- ۱۵ مهر ۱۳۸۷
- دانشجو
- ارشک نوروزپورشیرازی
- استاد راهنما
- امید شعاعی, شاهین جعفرآبادی آشتیانی
- چکیده
- در این پایان نامه به تشریح و طراحی یک مبدل آنالوگ-به-دیجیتال ADC پایپ لاین موازی با سرعت نمونه برداری 600 MHz و دقت مؤثر 11-بیت در تکنولوژی استاندارد CMOS 0.18 µm می پردازیم. مبدل ADC مورد نظر دارای یک مدار نمونه بردار است که چهار زیرمبدل پایپ لاین را موازی می کند. زیرمبدل های پایپ لاین دارای ساختار تماما 1.5-بیتی بوده و هر یک با سرعت 150 MHz کار می کنند. آرایش جدید مدار نمونه بردار پرسرعت با استفاده از تکنیک پیش شارژ و تزویج خازنی خروجی پیاده سازی شده و قادر است با مصرف توان کم، سرعت نمونه برداری 600 MHz را با SFDR بالای 74 dB برآورده کند. همچنین، تکنیک نمونه برداری صفحه میانی (MPS) برای ارتقای این نمونه بردار به سرعت های نمونه برداری بالاتر از 1 GHz معرفی شده است. مدارات زیرمبدل های پایپ لاین از طبقات بهره 1.5-بیتی تشکیل شده اند که از آپ امپ های Folded-Cascode و مقایسه گر های استاتیکی استفاده می کنند. همچنین، برای کاهش مصرف توان، زیرمبدل ها دو به دو آپ امپ های خود را به اشتراک می گذارند و خروجی دیجیتال 13-بیتی به دقت مؤثر 11-بیت تولید می کنند. مبدل پایپ لاین موازی 600 MHz 11-بیتی در تکنولوژی استاندارد CMOS 0.18 µm که دارای 1لایه پلی و 6لایه متال است، با استفاده از خازن های ایده آل شبیه سازی شده و نتایج شبیه سازی در دماهای بین -40?C تا 120?C در تمام گوشه های پروسس و با 10% تغییرات منبع تغذیه به دست آمده است. در نهایت با توجه به نتایج شبیه سازی، کارایی مدار نمونه بردار پرسرعت ورودی در مبدل کلی اثبات شده و این مبدل در رده مبدل های آنالوگ-به-دیجیتال بسیار پرسرعت با دقت متوسط قرار می گیرد
