عنوان پایان‌نامه
بهینه سازی سرعت و توان مصرفی در مدارهای سوئیچ شونده خازنی با استفاده از روش بایاس دینامیکی
- رشته تحصیلی
- مهندسی برق-الکترونیک-مدار وسیستم
- مقطع تحصیلی
- کارشناسی ارشد
- محل دفاع
- کتابخانه دانشکده برق و کامپیوتر شماره ثبت: E1870;کتابخانه مرکزی -تالار اطلاع رسانی شماره ثبت: 48592;کتابخانه مرکزی پردیس 2 فنی شماره ثبت: E 1870
- تاریخ دفاع
- ۱۲ اسفند ۱۳۸۹
- دانشجو
- راضیه بونیک
- استاد راهنما
- شاهین جعفرآبادی آشتیانی
- چکیده
- امروزه با گسترش وسایل الکترونیکی قابل‌حمل، کاهش توان مصرفی مدارهای سوئیچ‌شونده خازنی از جمله فیلترها، طبقات نمونه‌بردار و نگه‌دار و مبدل‌های داده، بسیار مورد توجه قرار گرفته است. از طرف دیگر یکی از مهمترین چالش¬ها در طراحی مدارهای سوئیچ‌شونده خازنی، برقراری سازش میان سرعت و توان مصرفی تقویت‌کننده‌های به کار رفته در آن‌ها است. افزایش سرعت تقویت‌کننده‌ها، نیازمند افزایش جریان بایاس است که افزایش توان مصرفی را در پی خواهد داشت. یکی از راه‌های کاهش توان مصرفی مدارهای سوئیچ‌شونده خازنی، استفاده از تقویت‌کننده‌هایی با جریان بایاس متغیر است. این پایان‌نامه به بررسی عملکرد مدارهای با جریان بایاس متغیر می‌پردازد و مداری جدید برای افزایش سرعت مدارهای سوئیچ‌شونده خازنی پیشنهاد می‌کند. در قسمت اول، به بررسی تاثیر عوامل موثر بر عملکرد تقویت‌کننده دینامیکی با تغییر پله‌ای جریان بایاس پرداخته می‌شود. بررسی‌های انجام گرفته بیانگر این مطلب هستند که با وجود افزایش چشمگیر سرعت با استفاده از این روش، الگوی دقیقی برای یافتن مقادیر بهینه پارامترهای طراحی مدار دینامیکی وجود ندارد و این مقادیر به شدت تابع تغییرات دما و فرآیند ساخت هستند. با توجه به این مساله، در بخش دوم این پروژه یک مدار کمکی جدید برای بهبود نرخ چرخش تقویت‌کننده‌های دو طبقه معرفی می‌شود. در این مدار کمکی از ساختار کلاس AB بهره گرفته شده و جریان در دو مرحله توسط آینه‌های جریان با نسبت‌های کوچک تقویت شده است که در نتیجه آن قطب‌های پارازیتی مدار کمکی کوچک و سرعت تزریق جریان به تقویت‌کننده اصلی افزایش یافته است. با پیاده‌سازی‌های انجام شده در تکنولوژی µm18/0و با ولتاژ تغذیه V8/1 بر روی یک مدار نمونه‌بردار و نگه‌دار با فرکانس نمونه‌برداری MS/s50، مشاهده شد که با استفاده از این روش می‌توان با 15% مصرف توان بیشتر نسبت به مدار عادی، نرخ چرخش و زمان نشست را به ترتیب 98% و 51% بهبود بخشید.
- Abstract
- With growing popularity of portable electronic devices, reducing the power consumption of the switched capacitor circuits, such as analog filters, sample and hold stages, and data converters, becomes a necessity. One of the key trade-offs in design of switched capacitor circuits is between the speed of operation and the power dissipation. To increase the speed of an amplifier, its bias current should be increased, which results in higher power consumption. Using amplifiers with variable bias currents is one of the solutions proposed to reduce the power consumption of the switched capacitor circuits. This thesis discusses comprehensively the operation of amplifiers with variable bias currents and proposes a new circuit for enhancing the speed of switched capacitor stages. First, comprehensive simulations are performed to show how variations in design parameters affect the operation of dynamic amplifiers with stepwise bias current profile. Simulation results show that although using this type of amplifiers significantly increases the speed of operation, there are no accurate rules to determine the optimum values for design parameters of the dynamic amplifiers and these values are highly temperature and process dependent. Considering these problems, at the second part of this thesis a new auxiliary circuit is proposed for enhancing the slew-rate of a two stage operational amplifier. This auxiliary circuit takes advantages of class-AB structure and its output currents are boosted in two steps using two low gain current mirrors. This results in small parasitic capacitors and high speed operation of the auxiliary circuit. Simulations are performed in 0.18-µm standard CMOS technology with 1.8 V supply voltage on a sample and hold circuit with 50 MS/s sampling frequency. Results show that using the proposed auxiliary circuit, with only 15% increase in the power consumption, slew rate and settling time are improved 98% and 51%, respectively.
